SRAM一直是網(wǎng)絡(luò)應(yīng)用的重要組成部分，它可提高帶寬，從而在許多高性能應(yīng)用中起著主導(dǎo)作用。這些應(yīng)用包括無(wú)總線(xiàn)時(shí)延 (NoBL)和四倍數(shù)據(jù)速率 (QDR) 等。就系統(tǒng)資源及內(nèi)存帶寬要求而論，分組處理對(duì)內(nèi)存帶寬的要求。分組處理塊內(nèi)部的多個(gè)功能以及其它存儲(chǔ)功能要求采用不同的 SRAM 架構(gòu)。因此需要采用支持 SRAM 的新型協(xié)議及架構(gòu)，以滿(mǎn)足這些網(wǎng)絡(luò)系統(tǒng)的需求。
本文重點(diǎn)介紹針對(duì)網(wǎng)絡(luò)應(yīng)用提供的 SRAM 架構(gòu)。此外，還介紹了如何區(qū)分采用不同 SRAM 架構(gòu)的各種應(yīng)用以及促使用戶(hù)選擇 SRAM 的標(biāo)準(zhǔn)。

網(wǎng)絡(luò)應(yīng)用中的SRAM
網(wǎng)絡(luò)設(shè)備廠(chǎng)商提供了廣泛的產(chǎn)品，從低端調(diào)制解調(diào)器到超高端路由器，這些產(chǎn)品為因特網(wǎng)注入了強(qiáng)大的動(dòng)力。更高系統(tǒng)帶寬的發(fā)展帶來(lái)了內(nèi)存組件的市場(chǎng)需求，這些組件針對(duì)網(wǎng)絡(luò)應(yīng)用進(jìn)行了專(zhuān)門(mén)設(shè)計(jì)，以?xún)?yōu)化系統(tǒng)性能。網(wǎng)絡(luò)應(yīng)用具有各種 SRAM 要求。這些要求大不相同，具體取決于所需的系統(tǒng)性能。
SRAM 供應(yīng)商提供了針對(duì)不同系統(tǒng)性能需求的各種架構(gòu)。此外，它們?cè)诜庋b、工作電壓以及 I/O 接口方面也存在區(qū)別。
現(xiàn)在，設(shè)備設(shè)計(jì)人員需要從一系列內(nèi)存產(chǎn)品中進(jìn)行選擇，以找到其性能與成本標(biāo)準(zhǔn)的器件。下面將針對(duì)設(shè)計(jì)人員必須滿(mǎn)足的不同需求進(jìn)行討論。
SRAM 在網(wǎng)絡(luò)中的應(yīng)用(見(jiàn)圖 1)可分為以下幾個(gè)功能：
數(shù)據(jù)包緩沖區(qū)
數(shù)據(jù)包緩沖區(qū)的主要功能是存儲(chǔ)數(shù)據(jù)包。所使用的內(nèi)存應(yīng)具有較高的帶寬，從而要求更寬的 I/O 總線(xiàn)。內(nèi)存通常為具有寬 I/O 接口的QDR/DDR/DRAM。
查找表
查找表內(nèi)存的主要功能是存儲(chǔ) IP 地址及相關(guān)的端口地址，以便將數(shù)據(jù)包路由到端口。用于查找表的 SRAM 必須具有低時(shí)延隨機(jī)存取以及較短的存取時(shí)間。當(dāng)數(shù)據(jù)速率小于 10Gb/s時(shí)，內(nèi)存通常為 NoBL SRAM；當(dāng)數(shù)據(jù)速率大于 10Gb/s時(shí)，則為 QDR SRAM。
隊(duì)列管理
隊(duì)列管理內(nèi)存的主要功能是保存并控制數(shù)據(jù)流。通常，內(nèi)存存取的讀/寫(xiě)比率為 1:1。用作隊(duì)列/數(shù)據(jù)包管理內(nèi)存的 SRAM 應(yīng)具有低時(shí)延及較短的隨機(jī)存取時(shí)間。對(duì)于低性能網(wǎng)絡(luò)應(yīng)用，內(nèi)存選擇通常為 NoBL；而對(duì)于高性能應(yīng)用，則應(yīng)移植到 QDR。
統(tǒng)計(jì)信息緩沖區(qū)
統(tǒng)計(jì)信息緩沖區(qū)的主要功能是保存有關(guān)該設(shè)備流量的統(tǒng)計(jì)信息。這些信息可能是幾個(gè)字節(jié)，也可能是幾個(gè)數(shù)據(jù)包。內(nèi)存通常選用隨機(jī)讀/寫(xiě)。內(nèi)存選擇通常為 NoBL/QDR，具體取決于系統(tǒng)的性能要求。
控制、流量?jī)?yōu)化與計(jì)費(fèi)
控制緩沖區(qū)的主要功能是根據(jù)決策來(lái)路由數(shù)據(jù)?？刂凭彌_區(qū)的存取通常是因?yàn)?I/O 總線(xiàn)太窄而引起的。對(duì)于低性能應(yīng)用，內(nèi)存通常選用NoBL；而對(duì)于高性能應(yīng)用，則應(yīng)移植到 QDR。

多種SRAM 架構(gòu)滿(mǎn)足網(wǎng)絡(luò)內(nèi)存要求
網(wǎng)絡(luò)系統(tǒng)中使用的同步 SRAM 架構(gòu)有許多種，包括管線(xiàn)猝發(fā)、直通 (Flowthrough)、無(wú)總線(xiàn)時(shí)延(管線(xiàn)/直通)和雙倍數(shù)據(jù)速率SRAM，以及四倍數(shù)據(jù)速率SRAM 等。
同步管線(xiàn)與直通 SRAM
同步管線(xiàn)與直通 SRAM 已上市多年，初是為 PC 高速緩存應(yīng)用而開(kāi)發(fā)的。它們通常用于低性能網(wǎng)絡(luò)，主要是為了降低成本。管線(xiàn)與直通 SRAM 的主要缺點(diǎn)是：在進(jìn)行讀與寫(xiě)操作轉(zhuǎn)換時(shí)，要求插入空閑周期。對(duì)于要求快速隨機(jī)變換讀與寫(xiě)內(nèi)存存取的網(wǎng)絡(luò)應(yīng)用來(lái)說(shuō)，這兩種架構(gòu)的效率極低。
無(wú)總線(xiàn)時(shí)延SRAM
NoBL 架構(gòu)不必在讀與寫(xiě)操作之間插入空閑周期，實(shí)現(xiàn)了 100% 的利用率，從而提高了總帶寬。NoBL SRAM 同時(shí)支持管線(xiàn)與直通操作。在采用管線(xiàn)NoBL的情況下，寫(xiě)入數(shù)據(jù)操作將延遲 2 個(gè)周期。而對(duì)于直通 NoBL，其寫(xiě)入數(shù)據(jù)操作將延遲 1 個(gè)周期。延遲的寫(xiě)操作不需要空閑的周期，因此為連續(xù)或隨機(jī)的讀/寫(xiě)操作提供了相同的帶寬。圖 2 顯示了采用管線(xiàn) NoBL SRAM 的簡(jiǎn)單讀/寫(xiě)存取過(guò)程。
經(jīng)過(guò)精心設(shè)計(jì)，NoBL SRAM可在很短的時(shí)間內(nèi)代替同步管線(xiàn)與直通 SRAM ，應(yīng)用到高性能網(wǎng)絡(luò)中。由于從同步過(guò)渡到 NoBL時(shí)只對(duì)控制器邏輯稍微作了些更改，因此移植到 NoBL SRAM非常簡(jiǎn)單。市場(chǎng)上還存在著其它類(lèi)似的架構(gòu)，如NtRAM 與 ZBT。
DDR/QDR SRAM
上面討論的同步架構(gòu)都只有單個(gè)數(shù)據(jù)速率，其中數(shù)據(jù)與控制信號(hào)是沿著時(shí)鐘的上升沿觸發(fā)，并且時(shí)鐘每上升就傳輸一個(gè)字的數(shù)據(jù)。
為了實(shí)現(xiàn)更高的數(shù)據(jù)傳輸速率并限度地提高吞吐能力， DDR SRAM 應(yīng)運(yùn)而生。DDR 器件可同時(shí)沿著時(shí)鐘的上升沿與下降沿傳輸數(shù)據(jù)。
為了避免出現(xiàn)爭(zhēng)用總線(xiàn)的現(xiàn)象，通用 I/O 總線(xiàn)也分成了兩條總線(xiàn)；一條用于讀取，另一條用于寫(xiě)入，這就是QDR。
DDR/QDR SRAM 是針對(duì)新一代高速網(wǎng)絡(luò)應(yīng)用(例如工作頻率在 200MHz以上的交換機(jī)以及路由器)的高性能 SRAM 架構(gòu)。
圖 3顯示了SDR、DDR以及QDR的讀/寫(xiě)存取過(guò)程。對(duì)于均衡的讀取與寫(xiě)入操作，顯而易見(jiàn)，當(dāng)頻率與 I/O 總線(xiàn)寬度相同時(shí)，QDR 可提供的帶寬。
圖4顯示了均衡的讀/寫(xiě)操作如何影響上述不同 SRAM 架構(gòu)的帶寬。
從圖 4 及表 1 中可以明顯地看出，如果接口中存在均衡的讀/寫(xiě)操作，則獨(dú)立 I/O (QDR) 的效率非常高。如果存在非均衡的讀/寫(xiě)操作，則通用 I/O 接口 (DDR) 可獲得的性能。
結(jié)語(yǔ)
本文介紹了針對(duì)網(wǎng)絡(luò)應(yīng)用提供的 SRAM 架構(gòu)。根據(jù)時(shí)延、帶寬要求以及讀/寫(xiě)均衡可選擇的 SRAM 架構(gòu)?！?BR>