組合邏輯電路
出處:yefoliang 發(fā)布于:2007-04-29 10:40:05
| 一:組合邏輯電路的分析
我們對(duì)組合邏輯電路的分析分以下幾個(gè)步驟: |
|
|
(1):有給定的邏輯電路圖,寫(xiě)出輸出端的邏輯表達(dá)式; | |
|
(2):列出真值表; | |
|
(3):通過(guò)真值表概括出邏輯功能,看原電路是不是理想,若不是,則對(duì)其進(jìn)行改進(jìn); |
|
例1:已知右面的邏輯電路圖,試分析其功能。 |
|
|
步:寫(xiě)邏輯表達(dá)式。我們由前級(jí)到后級(jí)寫(xiě)出各門(mén)邏輯表達(dá)式。 | |
| 第二步:列真值表(如右圖所示)。 | |
| 第三步:邏輯功能描述并改進(jìn)設(shè)計(jì)。 |
| 從真值表中可以看出這是一個(gè)二變量“同或”電路。原電路設(shè)計(jì)不合理,它只需一個(gè)"同或"門(mén)即可. |
一:組合邏輯電路的分析
我們對(duì)組合邏輯電路的分析分以下幾個(gè)步驟:
(1):有給定的邏輯電路圖,寫(xiě)出輸出端的邏輯表達(dá)式;
(2):列出真值表;
(3):通過(guò)真值表概括出邏輯功能,看原電路是不是理想,若不是,則對(duì)其進(jìn)行改進(jìn);
例1:已知右面的邏輯電路圖,試分析其功能。
步:寫(xiě)邏輯表達(dá)式。我們由前級(jí)到后級(jí)寫(xiě)出各門(mén)邏輯表達(dá)式。
P=A+B S=A+P=AB W=B+P=AB
F=S+W=AB+A B
第二步:列真值表(如右圖所示)。
第三步:邏輯功能描述并改進(jìn)設(shè)計(jì)。
從真值表中可以看出這是一個(gè)二變量“同或”電路。原電路設(shè)計(jì)不合理,它只需一個(gè)"同或"門(mén)即可.
|
半加器和全加器 在數(shù)字系統(tǒng)中算術(shù)運(yùn)算都是利用加法進(jìn)行的,因此加法器是數(shù)字系統(tǒng)中基本的運(yùn)算單元。由于二進(jìn)制運(yùn)算可以用邏輯運(yùn)算來(lái)表示,因此我們可以用邏輯設(shè)計(jì)的方法來(lái)設(shè)計(jì)運(yùn)算電路。加法在數(shù)字系統(tǒng)中分為全加和半加(章我們已經(jīng)介紹了)所以加法器也分為全加器和半加器。 | ||
|
(1)半加器設(shè)計(jì) |
| |
|
函數(shù)的邏輯表達(dá)式為: S=AB+AB ; Ci+1=AB |
| |
|
設(shè)輸入變量為(加數(shù))A、B、 Ci-1,輸出變量為 S、 Ci+1 |
| |
| 邏輯電路圖(用異或和與門(mén)構(gòu)成)為:如圖(5)所示 | ||
|
|
|
|
(3)全加器的應(yīng)用 |
|
|
|
|
例 2:采用四位全加器完成8421BCD碼轉(zhuǎn)換為余3代碼。 |
|
二:編碼器和譯碼器 | |
|
例 1:把0、1、2、...、9編為5421BCD碼. |
|
|
|
|
|
(2):譯碼器 編碼的逆過(guò)程就是譯碼。 譯碼就是把代碼譯為一定的輸出信號(hào),以表示它的原意。實(shí)現(xiàn)譯碼的電路就是譯碼器。 | |
|
例 2:設(shè)計(jì)一譯碼電路把8421BCD碼的0、1、2、...、9譯出來(lái). |
|
|
|
|
集成譯碼器的工作原理與其它譯碼器一樣,但它有它的特點(diǎn). |
|
| 它的邏輯符號(hào)為.如圖(7)所示: 注:其中E0E1E2為使能端,只有當(dāng)E1、E2為0時(shí)E0為1時(shí)此譯碼器才工作 | |
|
三:數(shù)據(jù)選擇器和多路分配器 (1)數(shù)據(jù)選擇器 它就是從多個(gè)輸入端中選擇一路輸出,它相當(dāng)于一個(gè)多路開(kāi)關(guān)它的邏輯符號(hào)如圖(1)所示:其中D0D1、、、Dn是數(shù)據(jù)輸入端;A0A1、、、An為地址變量(有n個(gè)地址變量就有2n個(gè)輸入端). |
|
|
例 3:如圖(2)所示的四選一數(shù)據(jù)選擇器,試寫(xiě)出它的輸出邏輯表達(dá)式和功能表 |
|
| 地址 | 使能端 | 輸入 | 輸出 | |
| A0 | A1 | E | D | F |
| * * | 1 | * | 0 | |
| 0 0 | 0 | D0---D3 | D0 | |
| 0 1 | 0 | D0---D3 | D1 | |
| 1 0 | 0 | D0---D3 | D2 | |
| 1 1 | 0 | D0---D3 | D3 | |
|
例 4:把四選一擴(kuò)展為八選一。 |
| A0 | A1 | A2 | D | F |
|
| 0 0 0 | D0----D7 | D0 | |||
| 0 0 1 | D0----D7 | D1 | |||
| 0 1 0 | D0----D7 | D2 | |||
| 0 1 1 | D0----D7 | D3 | |||
| 1 0 0 | D0----D7 | D4 | |||
| 1 0 1 | D0----D7 | D5 | |||
| 1 1 0 | D0----D7 | D6 | |||
| 1 1 1 | D0----D7 | D7 | |||
| (2)多路分配器 它的功能是把輸入數(shù)據(jù)分配給不同的通道上,相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)。 |
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 數(shù)字電源控制與傳統(tǒng)模擬控制的深度對(duì)比2026/2/2 11:06:56
- 模擬信號(hào)調(diào)理電路技術(shù)設(shè)計(jì)與選型運(yùn)維指南2025/12/30 10:08:16
- 運(yùn)算放大器壓擺率的核心要點(diǎn)2025/9/5 16:27:55
- 深度剖析放大器穩(wěn)定系數(shù) K 與 Mu 的差異2025/9/2 16:44:05
- 什么是運(yùn)算放大器失調(diào)電流2025/9/1 17:01:22
- PCB高頻高速信號(hào)布線設(shè)計(jì)核心規(guī)范(實(shí)操版)
- 基于FPGA的FIR濾波器硬件實(shí)現(xiàn):架構(gòu)優(yōu)化與資源管理
- 工業(yè)自動(dòng)化設(shè)備連接器選型指南
- 提高電源管理IC可靠性的設(shè)計(jì)方法
- MOSFET柵極驅(qū)動(dòng)電路設(shè)計(jì)技巧
- PCB電源完整性設(shè)計(jì)核心規(guī)范(PowerIntegrity)
- 工業(yè)電源與消費(fèi)級(jí)電源的差異
- 機(jī)器學(xué)習(xí)在濾波器設(shè)計(jì)中的應(yīng)用:自動(dòng)化優(yōu)化與性能預(yù)測(cè)
- 連接器失效的常見(jiàn)原因分析
- 過(guò)流、過(guò)壓保護(hù)在電源IC中的實(shí)現(xiàn)









