1.1 電路的結(jié)構(gòu)

1.1.1 STTL電路的結(jié)構(gòu)

1.1.2 LSTTL電路的結(jié)構(gòu)

1.2 電路的定義及特點(diǎn)

1.2.1 STTL電路的定義及特點(diǎn)

1.2.2 LSTTL電路的定義及特點(diǎn)

2 有關(guān) SBD及SBD嵌位

2.1 有關(guān)SBD

2.1.1 SBD定義

2.1.2 SBD性質(zhì)及特點(diǎn)

2.2 有關(guān)SBD嵌位

2.2.1 限制TTL電路速度的原因

2.2.2 SBD嵌位晶體管結(jié)構(gòu)

2.2.3 SBD嵌位的作用

2.3 SBD嵌位晶體管在集成電路中的實(shí)際應(yīng)用

2.4 引入SBD嵌位的注意事項(xiàng)

3 STTL電路

4 LSTTL電路

4.1 LSTTL電路的結(jié)構(gòu)特點(diǎn)

4.1.1 輸入結(jié)構(gòu)特點(diǎn)

4.1.2 輸出結(jié)構(gòu)特點(diǎn)

4.2 LSTTL電路工藝制造時(shí)采取的工藝措施

課程重點(diǎn)：本節(jié)介紹了肖特基勢(shì)壘二極管（SBD）的性質(zhì)和特點(diǎn)，肖特基勢(shì)壘二極管（SBD）具有與硅pn結(jié)二極管相似的伏安特性，即正向大于閾值電壓時(shí)的大電流特性，反向大電阻特性；肖特基勢(shì)壘二極管（SBD）具有可用于改善集成電路三個(gè)特點(diǎn)，即正向壓降低、開關(guān)時(shí)間短和反向擊穿電壓高。討論了SBD在TTL集成電路中起到的嵌位作用，這是由于TTL集成電路在提高電路速度時(shí)存在矛盾，即要想減少電路導(dǎo)通延遲時(shí)間，可以通過加大輸出管的基極驅(qū)動(dòng)電流來實(shí)現(xiàn)，這勢(shì)必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超量存儲(chǔ)電荷增加，在電路截止是加大了截止延遲時(shí)間；肖特基勢(shì)壘二極管與可能飽和的晶體管集電結(jié)正向并接，由于SBD正向壓降低的特點(diǎn)，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。本節(jié)給出了SBD嵌位晶體管的結(jié)構(gòu)（電路結(jié)構(gòu)，等效電路結(jié)構(gòu)，平面版圖結(jié)構(gòu)以及與平面版圖對(duì)應(yīng)工藝剖面結(jié)構(gòu)）。分析了SBD嵌位晶體管應(yīng)用于STTL電路和LSTTL電路中時(shí)，起到的改進(jìn)集成電路性能的作用。

課程難點(diǎn)：注意肖特基勢(shì)壘二極管（SBD）的性質(zhì)中有的是對(duì)改進(jìn)集成電路性能有利的，有的是對(duì)集成電路性能是有害的，有時(shí)為改善SBD性能反而削弱了SBD對(duì)晶體管嵌位的作用。因此，在實(shí)際應(yīng)用時(shí)，要注意選擇合適的SBD面積。

基本概念：

1 STTL電路-肖特基勢(shì)壘二極管（SBD）嵌位抗飽和TTL電路（SN54s/74s）系列。

2 LSTTL-低功耗肖特基勢(shì)壘二極管（SBD）嵌位抗飽和TTL電路（SN54ls/74ls）系列。

基本要求：了解SBD的性能，熟知SBD的哪些性能在STTL和LSTTL集成電路中得到應(yīng)用。了解SBD嵌位晶體管的電路結(jié)構(gòu)，等效電路，平面版圖以及與平面版圖對(duì)應(yīng)的工藝剖面結(jié)構(gòu)。了解在TTL集成電路中的適當(dāng)位置應(yīng)用SBD后，為何可有效的提高電路速度。清楚一般TTL集成電路與STTL集成電路電路參數(shù)上的差別，以及與LSTTL集成電路電路參數(shù)上的差別。知道STTL和LSTTL集成電路是如何定義的，為什么這樣定義。