北京理工大學(xué)電子工程系 于波

1、引言

當(dāng)今電子技術(shù)的發(fā)展日新月異，大規(guī)模超大規(guī)模集成電路越來越多地應(yīng)用到通用系統(tǒng)中。同時，深亞微米工藝在IC設(shè)計中的使用，使得芯片的集成規(guī)模更大。從電子行業(yè)的發(fā)展來看，1992年只有40%的電子系統(tǒng)工作在30MHz以上的頻率，而且器件多數(shù)使用DIP、PLCC等體積大、管腳少的封裝形式，到1994年已有50%的設(shè)計達(dá)到了50MHz的頻率，采用PGA，QFP，RGA等封裝的器件越來越多。1996年之后，高速設(shè)計在整個電子設(shè)計領(lǐng)域所占的比例越來越大，100MHz以上的系統(tǒng)已隨處可見，Bare Die，BGA，MCM這 些體積小、管腳數(shù)已達(dá)數(shù)百甚至上千的封裝形式也已越來越多地應(yīng)用到各類高速超高速電子系統(tǒng)中。圖1所示為自80年代末IC封裝的發(fā)展。

由上圖可見，IC芯片的發(fā)展從封裝形式來看，是芯片體積越來越小、引腳數(shù)越來越多。同時，由于近年來IC工藝的發(fā)展，使得其速度越來越高。由此可見，在當(dāng)今快速發(fā)展的電子設(shè)計領(lǐng)域，由IC芯片構(gòu)成的電子系統(tǒng)是朝著大規(guī)模、小體積、高速度的方向飛速發(fā)展的，而且發(fā)展速度越來越快。這樣就帶來了一個問題，即電子設(shè)計的體積減小導(dǎo)致電路的布局布線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問題成為一個設(shè)計能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯和系統(tǒng)時鐘頻率的迅速提高和信號邊沿不斷變陡，印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計,線跡互連和板層的影響可以不考慮，當(dāng)頻率超過50MHz時，互連關(guān)系必須以傳輸線考慮，而在評定系統(tǒng)性能時也必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計必須面對互連延遲引起的時序問題以及串?dāng)_、傳輸線效應(yīng)等信號完整性問題。

2、高速電子設(shè)計的板級信號完整性

處理高速數(shù)字系統(tǒng)的振鈴和串?dāng)_問題一直是一個令人頭疼的問題，特別是在今天，越來越多的VLSI芯片工作在100MHz的頻率以上，450MHz的CPU也將廣泛應(yīng)用，信號的邊沿越來越陡（已達(dá)到ps級），這些高速器件性能的增加也給高速系統(tǒng)設(shè)計帶來了困難。同時，高速系統(tǒng)的體積不斷減小使得印制板的密度迅速提高。比較現(xiàn)在新的PC主板與幾年前的主板，可以看到新的主板上加入了許多端接。信號完整性問題已經(jīng)成為新一代高速產(chǎn)品設(shè)計中越來越值得注意的問題，這已是毋庸置疑的了。

信號完整性（Signal Integrity，簡稱SI）是指在信號線上的信號質(zhì)量。差的信號完整性不是由某一單一 因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。主要的信號完整性問題包括反射、振鈴、地彈、串?dāng)_等。

源端與負(fù)載端阻抗不匹配會引起線上反射，負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會導(dǎo)致此類反射。

信號的振鈴（ringing）和環(huán)繞振蕩（rounding）由線上過度的電感和電容引起，振鈴屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號完整性問題通常發(fā)生在周期信號中，如時鐘等，振鈴和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振鈴可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

在電路中有大的電流涌動時會引起地彈，如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產(chǎn)生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時開關(guān)器件數(shù)目的增加均會導(dǎo)致地彈的增大。

振鈴和地彈都屬于信號完整性問題中單信號線的現(xiàn)象（伴有地平面回路），串?dāng)_則是由同一PCB板上的兩條信號線與地平面引起的，故也稱為三線系統(tǒng)。串?dāng)_是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。

表1列出了高速電路中常見的信號完整性問題與可能引起該信號完整性的原因，并給出了相應(yīng)的解決方案。

在一個已有的PCB板上分析和發(fā)現(xiàn)信號完整性問題是一件非常困難的事情，即使找到了問題，在一個已成形的板上實施有效的解決辦法也會花費大量時間和費用。那么，我們就期望能夠在物理設(shè)計完成之前查找、發(fā)現(xiàn)并在電路設(shè)計過程中消除或減小信號完整性問題，這就是EDA工具需要完成的任務(wù)。先進(jìn)的EDA信號完整性工具可以仿真實際物理設(shè)計中的各種參數(shù)，對電路中的信號完整性問題進(jìn)行深入細(xì)致的分析。

新一代的EDA信號完整性工具主要包括布線前/布線后SI分析工具和系統(tǒng)級SI工具等。使用布線前SI分析工具可以根據(jù)設(shè)計對信號完整性與時序的要求在布線前幫助設(shè)計者選擇元器件、調(diào)整元器件布局、規(guī)劃系統(tǒng)時鐘網(wǎng)絡(luò)和確定關(guān)鍵線網(wǎng)的端接策略。SI分析與仿真工具不僅可以對一塊PCB板的信號流進(jìn)行分析，而且可以對同一系統(tǒng)內(nèi)其它組成部分如背板、連接器、電纜及其接口進(jìn)行分析，這就是系統(tǒng)級的SI分析工具。針對系統(tǒng)級評價的SI分析工具可以對多板、連接器、電纜等系統(tǒng)組成元件進(jìn)行分析，并可通過設(shè)計建議來幫助設(shè)計者消除潛在的SI問題，它們一般都包括IBIS模型接口、2維傳輸線與串?dāng)_仿真、電路仿真、SI分析結(jié)果的圖形顯示等功能。這類工具可以在設(shè)計包含的多種領(lǐng)域如電氣、EMC、熱性能及機(jī)械性能等方面綜合考慮這些因素對SI的影響及這些因素之間的相互影響，從而進(jìn)行真正的系統(tǒng)級分析與驗證。Mentor Graphics公司的ICX設(shè)計工具可以在時序與電氣規(guī)則的驅(qū)動下進(jìn)行TopDown式的布局及無網(wǎng)格布線，并提供多板分析功能，是典型的系統(tǒng)級SI工具。

3、理解和使用IBIS模型

如何在PCB板做板之前分析驗證板級信號完整性（SI）問題，是設(shè)計成功的關(guān)鍵。這就需要用于SI分析的包含各種參數(shù)的準(zhǔn)確模型。大多數(shù)SI分析工具都可將PCB板作為板材料和布線幾何形狀的函數(shù)進(jìn)行分析計算，但是得到一個能夠反映板上元件、連接器、電纜等器件的好的模型卻相對較難，IBIS模型可以幫助設(shè)計者在存在SI約束的設(shè)計中獲取準(zhǔn)確的信息以進(jìn)行分析和計算。

IBIS（Input/Output Buffer Information Specification）模型是一種基于V/I曲線的對I/O BUFFER快速準(zhǔn) 確建模的方法，是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動源輸出阻抗、上升/下降時間及輸入負(fù)載等參數(shù)，非常適合做振鈴和串?dāng)_等高頻效應(yīng)的計算與仿真。IBIS規(guī)范初由一個被稱為IBIS開放論壇的工業(yè)組織編寫，這個組織是由一些EDA廠商、計算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。IBIS的版本發(fā)布情況為：1993年4月次推出Version1.0版，同年6月經(jīng)修改后發(fā)布了Version1.1版，1994年6月在San Diego通過了Version2.0版，同年12月升級為Version2.1版，1995年12 月其Version2.1版成為ANSI/EIA-656標(biāo)準(zhǔn)，1997年6月發(fā)布了Version3.0版，同年9月被接納為IEC 62012-1 標(biāo)準(zhǔn)，1998年升級為Version3.1版，1999年1月推出了當(dāng)前的版本Version3.2版。

現(xiàn)在已有多家半導(dǎo)體器件生產(chǎn)廠家及CAE/EDA公司支持此IBIS規(guī)范，提供不同器件的IBIS模型及軟件仿真工具，如Mentor Graphics公司既提供使用IBIS模型的仿真工具Interconnect Synthesis，同時提供Zeelan 的IBIS的仿真模型庫，另外還可根據(jù)用戶的特殊需求定制相應(yīng)器件的IBIS模型。

IBIS本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來讀取。欲使用IBIS進(jìn)行實際的仿真，需要先完成以下四件工作：

（1）獲取有關(guān)芯片驅(qū)動器和接收器的原始信息源；

（2）獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法；

（3）提供用于仿真的可被計算機(jī)識別的布局布線信息；

（4）提供一種能夠讀取IBIS和布局布線格式并能夠進(jìn)行分析計算的軟件工具。

IBIS是一種簡單直觀的文件格式，很適合用于類似于Spice（但不是Spice，因為IBIS文件格式不能直接被Spice工具讀?。┑碾娐贩抡婀ぞ摺Ｋ峁?qū)動器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用IBIS模型來說明它們的門級設(shè)計工作，而不會給其競爭對手透露過多的產(chǎn)品信息。并且，因為IBIS是一個簡單的模型，當(dāng)做簡單的帶負(fù)載仿真時，比相應(yīng)的全Spice三極管級模型仿真要節(jié)省10～15倍的計算量。

IBIS提供兩條完整的V－I曲線分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V－I曲線的作用在于為IBIS提供保護(hù)二極管、TTL圖騰柱驅(qū)動源和射極跟隨輸出等非線性效應(yīng)的建模能力。

由上可知，IBIS模型的優(yōu)點可以概括為：

l 在I/O非線性方面能夠提供準(zhǔn)確的模型，同時考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu)；

l 提供比結(jié)構(gòu)化的方法更快的仿真速度；

l 可用于系統(tǒng)板級或多板信號完整性分析仿真?？捎?/SPAN>IBIS模型分析的信號完整性問題包括：串?dāng)_、反 射、振鈴、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。IBIS尤其能夠?qū)Ω咚僬疋徍痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測壞情況的上升時間條件下的信號行為及一些用物理測試無法解決的情況；

l 模型可以從半導(dǎo)體廠商處獲取，用戶無需對模型付額外開銷；

l 兼容工業(yè)界廣泛的仿真平臺。

當(dāng)然，IBIS不是完美的，它也存在以下缺點：

l 許多芯片廠商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無法工作。雖然IBIS文件可以 手工創(chuàng)建或通過Spice模型自動轉(zhuǎn)換，但是如果無法從廠家得到上升時間參數(shù)，任何轉(zhuǎn)換工具都無能為力；

l IBIS不能理想地處理上升時間受控的驅(qū)動器類型的電路，特別是那些包含復(fù)雜反饋的電路；

l IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取 一些非常有用的地彈信息。它不工作的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時，大的地彈電壓可以改變輸出驅(qū)動器的行為。

伴隨著大量的信號完整性問題的出現(xiàn)，IBIS已成為一種應(yīng)用越來越廣泛的器件仿真模型。許多公司、組織和大學(xué)開發(fā)了多種IBIS實用工具，主要的IBIS實用工具有：

l IBISCHK，是IBIS模型的語法分析器，用來檢查IBIS模型的語法錯誤；

l S2iplt，此工具可以以圖形方式顯示IBIS模型的V/I曲線，它是屬于UNIX版本的；

l S2IBIS，此工具可以將現(xiàn)有的HSPICE、PSPICE或SPICE3模型轉(zhuǎn)換為IBIS模型；

l Visual IBIS Editor，是Hyperlynx公司開發(fā)的基于Windows平臺的IBIS模型編輯、語法檢查及V/I 曲線顯示工具。