MAX12557型高速A/D轉(zhuǎn)換器的特點(diǎn)及應(yīng)用

羅勇，王瑩，周資偉

1 引言

MAX12557是Maxim公司開發(fā)的一款高速、低功耗、高性能的14位模/數(shù)轉(zhuǎn)換器。該模/數(shù)轉(zhuǎn)換器具有完全差分的雙通道帶寬采樣保持（T/H）輸入端，采樣速率為65MS/s，輸入帶寬為750MHz，還具有很好的動(dòng)態(tài)特性，在輸入信號(hào)頻率為70MHz/175MHz時(shí)，輸出信噪比為74.1dB/72.5dB，無雜散動(dòng)態(tài)范圍為83.4dBc。MAX12557由3.3V的單電源供電，簡(jiǎn)化了外部供電電路的設(shè)計(jì)。滿量程模擬輸入幅度范圍為±0.35V－±1.15V，用于數(shù)字輸出的電壓輸入范圍為1.7V－3.6V，易與不同的邏輯電平接口。該電路的功耗低，在輸入頻率為175MHz、傳輸信噪比為72.5dB時(shí)，功耗僅為610mW；支持單端或差分輸入時(shí)鐘，時(shí)鐘具有用戶可選的2分頻（DIV2）和4分頻（DIV4）模式，應(yīng)用設(shè)計(jì)更靈活，并有助于減小時(shí)鐘抖動(dòng)的負(fù)面影響。與同類電路相比，MAX12557采用了更小巧的68引腳QFN－EP小尺寸封裝（10mm×10mm×0.8mm），正常工作溫度范圍為－40℃－＋85℃。

MAX12557可廣泛應(yīng)用在要求低功耗的數(shù)據(jù)采集、I/O接收器、數(shù)字機(jī)頂盒、便攜式儀表、超聲和醫(yī)學(xué)成像，以及蜂窩通信、LMDS、點(diǎn)到點(diǎn)微波通信、MMDS、HFC、WLAN的中頻與基帶通信接收器等領(lǐng)域。

2 引腳排列及功能

MAX12557的引腳排列如圖1所示。

各個(gè)引腳的功能如下所述：

GND（1，4，5，9，13，14，17）是接地參考點(diǎn)。

VDD（23－26，61，62，63）是模擬電源輸入。將VDD接在3.15V－3.60V的供電電源上，并通過由1只10μF以上的電容器和1只0.1μF電容器組成的并聯(lián)旁路與地相連。

OVDD（27，43，60）是輸出驅(qū)動(dòng)電源輸入。將OVDD接在1.7V－VDD的供電電源上，并通過由1只10μF以上的電容器和1只0.1μF電容器組成的并聯(lián)旁路與地相連。

INAP、INAN和INBP、INBN（2，3，16，15）分別為通道A、B的差分模擬輸入。

COMA、COMB（6，12）是通道A、B共模電壓輸入/輸出。COMA/COMB通過1只0.1μF的旁路電容器與地相連。

REFAP、REFAN和REFBP、REFBN（7，8，11，10）是通道A、B模擬基準(zhǔn)電壓輸入/輸出。通道A、B的電壓變化范圍是±2/3×（V_REFAP/REFAB－V_REFAN/REFBN）。REFAP/REFBP接1只0.1μF的旁路電容器到地。REFAP/REFBP和REFAN/REFBN之間需接10μF和1μF的旁路電容器。

DIFFCLK/SECLK（18）是選擇輸入時(shí)鐘方式。DIFFCLK/SECLK＝GND，選擇單端時(shí)鐘輸入；DIFFCLK/ SECLK＝OVDD，選擇差分時(shí)鐘輸入。

CLKN、CLKP（19、20）是時(shí)鐘輸入。在差分時(shí)鐘輸入模式下，將差分時(shí)鐘接在CLKP和CLKN之間；在單端時(shí)鐘輸入模式下，將時(shí)鐘接在CLKP，CLKN接地。

DIV2、DIV4（21，22）是采樣時(shí)鐘2/4分頻模式選擇。

D0A－D13A、D0B－D13B（45－58，28－41）是通道A、B的14位COMS數(shù)字輸出。

DORA、DORB（59，42）是通道A、B數(shù)據(jù)溢出指示。當(dāng)通道A、B邏輯輸入電壓超出范圍時(shí)，DORA/DORB數(shù)字輸出發(fā)出溢出指示信號(hào)。當(dāng)DORA/DORB為1時(shí)，超出范圍；當(dāng)DORA/DORB為0時(shí)，沒有超出范圍。

DAV（44）是輸出數(shù)據(jù)有效指示。DAV上升沿表示當(dāng)前數(shù)字輸出端數(shù)據(jù)有效。

G/T（64）是輸出格式選擇。當(dāng)接地時(shí)，選擇輸出格式為二進(jìn)制補(bǔ)碼。當(dāng)接OVDD時(shí)，選擇輸出格式為格雷碼。

PD（65）是電路工作狀態(tài)選擇。當(dāng)接GND時(shí)為全工作狀態(tài)；接OVDD時(shí)ADC斷開。

SHREF（66）是選擇共享基準(zhǔn)電壓。當(dāng)為VDD時(shí)，使能共享基準(zhǔn)。當(dāng)為地時(shí)，取消共享基準(zhǔn)。當(dāng)共享基準(zhǔn)電壓時(shí)，在外部將REFAP與REFBP相連以保證V_REFAP＝V_REFBP；將REFAN與REFBN相連以保證V_REFAN＝V_REFBN。

REFOUT（67）是內(nèi)部基準(zhǔn)電壓輸出。

REFIN（68）是輸入單端基準(zhǔn)電壓。

3 內(nèi)部結(jié)構(gòu)及工作原理

MAX12557的內(nèi)部結(jié)構(gòu)框圖如圖2所示。該電路提供了2路獨(dú)立的A、D通道，每1路通道都具有獨(dú)立的采樣保持器（T/H）、14位流水線ADC、數(shù)字誤差校正器、輸出編碼格式選擇器、輸出驅(qū)動(dòng)器和基準(zhǔn)電壓生成器。電路內(nèi)部集成了電壓控制和偏壓電路，以及用于對(duì)采樣時(shí)鐘進(jìn)行處理的時(shí)鐘分頻器和占空比均衡器。

輸入端采樣保持（T/H）電路允許175MHz以上的模擬高頻信號(hào)輸入，并且支持VDD/2的共模電壓輸入。采樣保持（T/H）結(jié)構(gòu)通過采樣時(shí)鐘控制開關(guān)電容器的輸入，將輸入的模擬信號(hào)存儲(chǔ)在采樣電容器中，當(dāng)采樣時(shí)鐘為高電平是開關(guān)關(guān)閉，此時(shí)的狀態(tài)為采樣模式；當(dāng)采樣時(shí)鐘為低電平時(shí)開關(guān)打開，此時(shí)的狀態(tài)為保持模塊，輸入的模擬信號(hào)必須提供足夠的動(dòng)態(tài)電流來實(shí)現(xiàn)對(duì)采樣電容器開關(guān)的控制。為了避免信號(hào)的惡化，這些電容器的壓降必須在半個(gè)時(shí)鐘周期內(nèi)保持輸入有效位的1/2度。MAX12557在內(nèi)部基準(zhǔn)電壓模式和帶緩沖的外部基準(zhǔn)電壓模式下都可通過COM輸出端提供的共模電壓VDD/2，COM端的輸出電壓可調(diào)整輸入網(wǎng)絡(luò)電路。

為了實(shí)現(xiàn)對(duì)輸入模擬信號(hào)的高速轉(zhuǎn)換，MAX12557在每路A/D通道中都采用了10階全差分的流水線結(jié)構(gòu)，如圖3所示。這種結(jié)構(gòu)使MAX12557在實(shí)現(xiàn)高速A/D轉(zhuǎn)換時(shí)的功耗很小。整個(gè)流水線結(jié)構(gòu)共分10級(jí)，電路輸入端的采樣數(shù)據(jù)在流水線中每半個(gè)時(shí)鐘周期前進(jìn)1級(jí)，從輸入端到輸出端的數(shù)據(jù)總延遲時(shí)間為8個(gè)時(shí)鐘周期。流水線中每1個(gè)轉(zhuǎn)換級(jí)都會(huì)將輸入電壓轉(zhuǎn)換成數(shù)字編碼輸出。在每1級(jí)中（除了1級(jí)），輸入電壓和數(shù)字編碼輸出之間的誤差都會(huì)被疊加并傳遞給下1級(jí)，數(shù)字誤差校正器在每級(jí)中都會(huì)對(duì)ADC的比較偏移量進(jìn)行補(bǔ)償來保證采樣編碼輸出沒有遺漏。

MAX12557滿幅度模擬輸入電壓范圍是±2/3×VREF，共模輸入時(shí)電壓范圍為VDD/2±0.5V。VREF是REFAP（REFBP）與REFAN（REFBN）之間的電壓差。該電路提供了3種基準(zhǔn)電壓工作模式。如表1所示。REFIN端的輸入電壓用于選擇電路的基準(zhǔn)電壓工作模式。將REFOUT與REFIN之間短接或者通過1個(gè)電阻分壓器連接起來都會(huì)進(jìn)入內(nèi)部基準(zhǔn)模式。帶緩沖器的外部基準(zhǔn)電壓模式實(shí)際上與內(nèi)部基準(zhǔn)電壓模式是等效的，除非基準(zhǔn)電壓系統(tǒng)由外部基準(zhǔn)驅(qū)動(dòng)而不由電路內(nèi)部的帶隙基準(zhǔn)驅(qū)動(dòng)。MAX12557還有1種共享基準(zhǔn)電壓模式，通過這種模式用戶可以更好地實(shí)現(xiàn)通道間的接口。

4 應(yīng)用電路及需注意的問題

圖4示出MAX12557在寬帶中頻數(shù)字接收機(jī)中的應(yīng)用框圖。該接收機(jī)實(shí)現(xiàn)了對(duì)載波頻率為70MHz、數(shù)據(jù)率為10Mb/s、載波頻偏為±70KHz的QPSK調(diào)制信號(hào)的解調(diào)。由于中頻調(diào)制信號(hào)是高載波的帶通信號(hào)，帶寬為10MHz，所以接收時(shí)采用欠采樣技術(shù)，根據(jù)帶通抽樣定理，該ADC的采樣頻率選為40MHz。

接收到的中頻調(diào)制信號(hào)經(jīng)帶通濾波后送入MAX12557，MAX12557在外部FPGA（現(xiàn)場(chǎng)可編程門陣列）控制下對(duì)信號(hào)進(jìn)行采樣，在電路內(nèi)部由通道A將采樣后的數(shù)字信號(hào)送入FPGA中進(jìn)行數(shù)字解調(diào)并提取有用的調(diào)制信息。選用Xilinx公司生產(chǎn)的Virtex Ⅱ系列XC2V3000型FPGA。中頻接收機(jī)采用全數(shù)字解調(diào)方式，采樣信號(hào)在FPGA內(nèi)部移相后生成1、Q2路正交信號(hào)分別進(jìn)行數(shù)字解調(diào)。數(shù)字解調(diào)中I、Q2路數(shù)字混頻器和濾波器的特性完全一致，可以避免模擬調(diào)制時(shí)由于模擬器件特性的一致性和穩(wěn)定性不理想而導(dǎo)致的I、Q通道間幅度不平衡及相位正交誤差較大的現(xiàn)象。

圖5示出MAX12557的外圍電路，中頻接受信號(hào)經(jīng)過MAX4108型運(yùn)算放大器將信號(hào)放大后送入ADC。制作電路板時(shí)需要注意以下幾點(diǎn)：

（1）應(yīng)用電路采用多層板設(shè)計(jì)，這樣可以保持完整的電源層和地層，降低電源內(nèi)阻，得到更大的對(duì)地電容器，抑制和屏蔽電源路徑上的噪聲，有效控制信號(hào)間的串?dāng)_，而且可以保證信號(hào)線具有穩(wěn)定的特征阻抗。

（2）設(shè)計(jì)電路板時(shí)，各引腳的旁路電容器應(yīng)盡可能地放置在靠近電路的位置，能在電路的同一側(cè)，并采用貼片元件來減少感應(yīng)系數(shù)。PCB所有的接地線和電路的擴(kuò)展引腳都必須連在相同的地層上，同時(shí)要注意電路所有外接元件的均勻分布。

（3）MAX4108型運(yùn)算放大器輸出端應(yīng)盡量靠近ADC的輸入端（INAP），以減小信號(hào)波形失真和能量損耗。電源引腳VDD和OVDD都需通過1只220μF的陶瓷電容器與地連接，同時(shí)電容器需并聯(lián)至少1只10μF、4.7μF和0.1μF的陶瓷電容器。高頻旁路去耦電容器應(yīng)該盡可能靠近A/D變換器的引腳。

經(jīng)過實(shí)際硬件測(cè)試，MAX12557的工作正常，功耗低，可滿足接收機(jī)系統(tǒng)的設(shè)計(jì)要求。