摘要：TSA5526是Philips公司推出的通用數(shù)字頻率合成器集成電路，該芯片具有外圍電路簡(jiǎn)單、與單片機(jī)接口方便的特點(diǎn)，可解決頻率合成器設(shè)計(jì)當(dāng)中的難題。文中介紹了TSA5526的主要特點(diǎn)、引腳功能、工作原理及應(yīng)用電路。

關(guān)鍵詞：TSA5526；頻率合成器；分頻器；電荷泵

１　概述

頻率合成技術(shù)是近代無(wú)線電技術(shù)發(fā)展中的一門(mén)新技術(shù)，也是現(xiàn)代通信系統(tǒng)中的關(guān)鍵技術(shù)之一，它通常利用一塊晶體或少量晶體組成標(biāo)準(zhǔn)頻率源，然后通過(guò)合成方法產(chǎn)生各種所需的頻率信號(hào)。這些頻率信號(hào)與標(biāo)準(zhǔn)頻率源具有相同的頻率穩(wěn)定度和準(zhǔn)確度。使用該技術(shù)構(gòu)成的電路在通信設(shè)備中稱(chēng)為頻率合成器。頻率合成器的種類(lèi)很多，目前普遍采用的是數(shù)字式頻率合成器。數(shù)字式頻率合成器由晶體振蕩器、固定分頻器、鑒相器、濾波器和ＶＣＯ等組成，晶體振蕩器輸出的頻率信號(hào)經(jīng)固定分頻器后得到標(biāo)準(zhǔn)頻率，而ＶＣＯ輸出的頻率信號(hào)經(jīng)可變分頻器分頻后得到實(shí)際頻率信號(hào)，兩信號(hào)在鑒相器中經(jīng)相位比較產(chǎn)生的環(huán)路鎖定控制電壓將通過(guò)濾波器加到ＶＣＯ上，以對(duì)實(shí)際頻率信號(hào)進(jìn)行控制和校正，直到環(huán)路鎖定。當(dāng)所需信號(hào)頻率較高時(shí)，該電路的設(shè)計(jì)、制作和調(diào)試難度較大，通常只能依靠廠家來(lái)完成，不僅成本高，而且生產(chǎn)周期長(zhǎng)。ＴＳＡ５５２６芯片是Ｐｈｉｌｉｐｓ公司推出的通用數(shù)字頻率合成集成電路，它將晶體振蕩器、固定分頻器、鑒相器、濾波器等電路集成在一塊芯片上，其主要特性參數(shù)如下：

●輸入射頻信號(hào)的頻率為：６４～１３００ＭＨｚ；

●輸入射頻信號(hào)的電平為：－２８～３ｄＢｍ；

●輸出誤差調(diào)整電壓為：４．５～３３Ｖ；

●具有鎖定檢測(cè)功能；

●內(nèi)置可編程的１５ｂｉｔ分頻器；

●通過(guò)程序控制可在５１２、６４０和１０２４中選擇基準(zhǔn)信號(hào)分頻比，在外接４ＭＨｚ晶振時(shí)，則可獲得３．９０６２５ｋＨｚ、６．２５ｋＨｚ和７．８１２５ｋＨｚ的頻率；

●可選擇Ｉ２Ｃ總線和３總線進(jìn)行數(shù)據(jù)傳輸；

●采用單電源供電，電源電壓為４．５～５．５Ｖ。
２　引腳功能

ＴＳＡ５５２６有ＳＳＯＰ１６和ＳＯ１６兩種封裝，引腳排列如所示，各引腳功能見(jiàn)表１所列。
表1 TSA5526的引腳功能

表2 寫(xiě)狀態(tài)數(shù)據(jù)格式

３　內(nèi)部結(jié)構(gòu)和工作原理

ＴＳＡ５５２６的內(nèi)部結(jié)構(gòu)框圖如所示，它包括射頻信號(hào)處理單元、基準(zhǔn)信號(hào)處理單元、相位比較和輸出單元以及接口控制單元等四部分。射頻信號(hào)處理單元對(duì)輸入的射頻小信號(hào)進(jìn)行放大和８分頻，再送到１５ｂｉｔ可編程分頻器，分頻比的大小可根據(jù)輸入射頻信號(hào)的頻率來(lái)確定?；鶞?zhǔn)信號(hào)處理單元中的基準(zhǔn)振蕩器通過(guò)外接晶體產(chǎn)生基準(zhǔn)信號(hào)，同時(shí)經(jīng)基準(zhǔn)分頻器產(chǎn)生基準(zhǔn)信號(hào)?；鶞?zhǔn)分頻器通過(guò)編程可選５１２、６４０和１０２４三種分頻比。經(jīng)過(guò)分頻處理后的兩路信號(hào)同時(shí)加到數(shù)字式相位比較器，然后經(jīng)電荷泵、放大器和驅(qū)動(dòng)三極管后得到誤差控制電壓輸出。接口控制單元用于實(shí)現(xiàn)微處理器與該器件的通信，它一方面接收微處理器送來(lái)的數(shù)據(jù)并在內(nèi)部處理以形成各種控制指令；另一方面將本器件的狀態(tài)送往微處理器。通過(guò)ＳＷ端信號(hào)的不同連接，可選擇兩種串行通信方式：Ｉ２Ｃ總線方式和３總線方式。

３．１ Ｉ２Ｃ總線方式

ａ． 寫(xiě)狀態(tài)Ｒ／Ｗ＝０

在寫(xiě)狀態(tài)時(shí)，對(duì)ＴＳＡ５５２６編程需要四個(gè)數(shù)據(jù)字節(jié)，并應(yīng)在地址字節(jié)傳輸后將數(shù)據(jù)字節(jié)送入芯片。當(dāng)?shù)刂纷止?jié)字節(jié)傳輸后，Ｉ２Ｃ總線的收發(fā)會(huì)使地址字節(jié)和數(shù)據(jù)字節(jié)連在一起，并在一個(gè)傳輸過(guò)程中傳輸完畢。如果地址字節(jié)后的個(gè)數(shù)據(jù)字節(jié)為分頻字節(jié)或控制字節(jié)，則芯片將被部分編程。表２是其數(shù)據(jù)字節(jié)定義。表中，ＭＡ１和ＭＡ０是可編程地址位，用于控制加到片選端的電壓。Ｎ１４～Ｎ０為可編程分頻比，其分頻比為：

Ｎ＝Ｎ１４×２１４＋Ｎ１３×２１３＋…＋Ｎ１×２＋Ｎ０

ＣＰ為控制電荷泵電流大小位，ＣＰ為０，對(duì)應(yīng)電流為６０μＡ，ＣＰ為１時(shí)，電流為２８０μＡ缺省值。Ｔ２～Ｔ０代表測(cè)試位。ＲＳＡ和ＲＳＢ為基準(zhǔn)分頻比選擇位。０Ｓ為可調(diào)放大器控制位，０Ｓ位為０時(shí)，可調(diào)放大器接通缺省值，０Ｓ位為１時(shí)斷開(kāi)。ＢＳ４～ＢＳ１是ＰＮＰ電子開(kāi)關(guān)控制位，其對(duì)應(yīng)關(guān)系是：當(dāng)ＢＳｎ為０時(shí)，電子開(kāi)關(guān)ｎ接通；當(dāng)ＢＳｎ為１時(shí)，電子開(kāi)關(guān)ｎ斷開(kāi)。
表3 讀狀態(tài)數(shù)據(jù)格式

表4 3總線方式數(shù)據(jù)格式

ｂ．讀狀態(tài)Ｒ／Ｗ＝１

表３所列為讀狀態(tài)數(shù)據(jù)格式。當(dāng)輔助地址位被識(shí)別之后，將自動(dòng)產(chǎn)生一個(gè)響應(yīng)脈沖到ＳＤＡ線上。ＳＤＡ線上的數(shù)據(jù)在ＳＣＬ時(shí)鐘信號(hào)為高電平時(shí)有效，數(shù)據(jù)字節(jié)在ＳＤＡ線上產(chǎn)生應(yīng)答信號(hào)之后從器件中讀出；如果沒(méi)有主應(yīng)答信號(hào)產(chǎn)生，傳輸過(guò)程就會(huì)結(jié)束，此時(shí)芯片將釋放數(shù)據(jù)線從而使微控制器產(chǎn)生終止條件。當(dāng)上電時(shí)，ＰＯＲ標(biāo)志被置為１，當(dāng)檢測(cè)到數(shù)據(jù)結(jié)束標(biāo)志時(shí)，ＰＯＲ標(biāo)志被復(fù)位讀周期的結(jié)束。ＦＬ為進(jìn)入鎖存標(biāo)志，用于表示何時(shí)循環(huán)建立起來(lái)。通過(guò)對(duì)ＦＬ置１或清零可對(duì)循環(huán)進(jìn)行控制。ＡＣＰＳ為自動(dòng)充電電流轉(zhuǎn)換標(biāo)志，當(dāng)自動(dòng)充電電流轉(zhuǎn)換打開(kāi)且循環(huán)鎖定時(shí)，此標(biāo)志為０，此時(shí)充電電流被強(qiáng)制為低。在其它條件下，ＡＣＰＳ為邏輯１。在Ｉ２Ｃ總線狀態(tài)下，內(nèi)置的Ａ／Ｄ轉(zhuǎn)換器可將自動(dòng)頻率微調(diào)模擬電平轉(zhuǎn)換成數(shù)字量并送往微控制器。

３．２ ３總線方式

在３總線方式下，該器件接收的數(shù)據(jù)有１８位、１９位和２７位三種，參見(jiàn)表４。在該方式下，當(dāng)片選引腳ＣＥ由低電平變?yōu)楦唠娖綍r(shí)，ＳＣＬ引腳輸入時(shí)鐘脈沖的下降沿會(huì)將ＳＤＡ引腳上的數(shù)據(jù)送入數(shù)據(jù)寄存器，數(shù)據(jù)的前四位用來(lái)控制電子開(kāi)關(guān)的通斷，在第五個(gè)時(shí)鐘脈沖的上升沿，這四位數(shù)據(jù)被送入內(nèi)部電子開(kāi)關(guān)控制寄存器。如果傳輸?shù)氖牵保富颍保刮粩?shù)據(jù)字，那么，在片選線上電平由高向低轉(zhuǎn)換時(shí)，頻率位將被送入頻率寄存器。在上電復(fù)位狀態(tài)下，電荷泵電流為２８０μＡ，調(diào)諧電壓輸出被關(guān)斷；而在標(biāo)準(zhǔn)模式下，當(dāng)ＡＣＰＳ標(biāo)志為高電位時(shí)，測(cè)試位Ｔ２～Ｔ０被置為００１，此時(shí)將禁止ＴＳＡ５５２６輸出。當(dāng)傳輸?shù)氖牵玻肺粩?shù)據(jù)字時(shí)，在時(shí)鐘脈沖的第２０個(gè)上升沿到來(lái)時(shí)，頻率位將被送入頻率寄存器，而控制位則在片選引腳ＣＥ從高電平向低電平轉(zhuǎn)換時(shí)送入控制寄存器。在這種方式下，基準(zhǔn)分頻比由ＲＳＡ和ＲＳＢ位確定，測(cè)試位（Ｔ２、Ｔ１、Ｔ０）、電荷泵控制位ＣＰ、分頻比選擇位（ＲＳＡ、ＲＳＢ）以及０Ｓ位只能進(jìn)行２７位的傳輸。所示是３總線方式時(shí)的時(shí)序圖。
表5 AT89C51內(nèi)RAM中20H、21H、22H、23H的定義

4　應(yīng)用

ＴＳＡ５５２６在某航空電子設(shè)備檢查儀中的應(yīng)用電路如所示，圖中，單片機(jī)與ＴＳＡ５５２６采用３總線方式進(jìn)行通信。Ｐ１．０與ＳＣＬ引腳相連，用于串行時(shí)鐘輸出。Ｐ１．１與ＳＤＡ引腳相連，用于串行數(shù)據(jù)輸出。Ｐ１．２與ＣＥ引腳相連以進(jìn)行片選控制；電子開(kāi)關(guān)ＢＳ１～ＢＳ４用于通過(guò)ＶＣＯ產(chǎn)生４種不同頻率信號(hào)，ＶＣＯ的輸出將通過(guò)Ｃ６送到ＴＳＡ５５２６的ＲＦ引腳，并經(jīng)分頻后與基準(zhǔn)信號(hào)進(jìn)行相位比較。Ｖｔｕｎｅ輸出的誤差控制電壓經(jīng)電阻Ｒ３、電容Ｃ５加到ＶＣＯ。Ｒ１、Ｃ４的數(shù)值可用于決定微調(diào)的快慢。當(dāng)頻率鎖定后，ＬＯＣＫ引腳將變?yōu)榈碗娖?，并將該電平通過(guò)ＡＴ８９Ｃ５１的Ｐ１．３引腳送入單片機(jī)進(jìn)行檢測(cè)。本電路采用２７位數(shù)據(jù)格式，發(fā)送的數(shù)據(jù)存放在單片機(jī)ＡＴ８９Ｃ５１中ＲＡＭ的２０Ｈ、２１Ｈ、２２Ｈ、２３Ｈ四個(gè)單元中，各位定義見(jiàn)表５所列。其具體程序清單如下：
Ｒｆｅｇａｄｊ: ＣＬＲ Ｐ１．０

ＳＥＴＢ Ｐ１．２

ＭＯＶ Ｒ０，＃０８Ｈ

Ｆｒｅｇａｄｊ１: ＭＯＶ Ａ,２０Ｈ

ＣＬＲ Ｃ

ＲＲＣ Ａ

ＭＯＶ Ｐ１．１，Ｃ

ＳＥＴＢ Ｐ１．０

ＣＬＲ Ｐ１．０

ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ１

ＭＯＶ Ｒ０＃０８Ｈ

Ｆｒｅｇａｄｊ２: ＭＯＶ Ａ,２１Ｈ

ＣＬＲ Ｃ

ＲＲＣ Ａ

ＭＯＶ Ｐ１．１，Ｃ

ＳＥＴＢ Ｐ１．０

ＣＬＲ Ｐ１．０

ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ２

ＭＯＶ Ｒ０,＃０８Ｈ

Ｆｒｅｇａｄｊ３：ＭＯＶ Ａ，２２Ｈ

ＣＬＲ Ｃ

ＲＲＣ Ａ

ＭＯＶ Ｐ１．１，Ｃ

ＳＥＴＢ Ｐ１．０

ＣＬＲ Ｐ１．０

ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ３

ＭＯＶ Ｒ０，＃０３Ｈ

Ｆｒｅｇａｄｊ４： ＭＯＶ Ａ，２３Ｈ

ＣＬＲ Ｃ

ＲＲＣ Ａ

ＭＯＶ Ｐ１．１，Ｃ

ＳＥＴＢ Ｐ１．０

ＣＬＲ Ｐ１．０

ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ４

ＲＥＴ