摘要：討論了ＴＩ公司的數(shù)字信號處理器ＴＭＳ３２０ＶＣ５４０２的多通道緩沖串口與串行Ａ／Ｄ變換器ＡＤ７３３６０的接口設計，詳細闡述了兩者的硬件接口和軟件實現(xiàn)。

    關鍵詞：多通道緩沖串口 ＴＭＳ３２０ＶＣ５４０２ＤＳＰ ＡＤ７３３６０ Ａ／Ｄ轉換器

隨著對信號處理要求的不斷提高以及ＤＳＰ技術的不斷發(fā)展，越來越多的工程技術人員開始采用ＤＳＰ進行系統(tǒng)設計。美國ＴＩ公司的ＴＭＳ３２０ＶＣ５４０２（以下簡稱ＶＣ５４０２）ＤＳＰ具有運算速度快、功耗小和性價比高的特點，已在個人移動通信、信號與信息處理以及自動控制等領域得到了廣泛的應用。該芯片提供了兩個多通道緩沖串行接口（ＭｃＢＳＰ）與外部設備進行通信。它與串行Ａ／Ｄ變換器構成的信號采集與處理系統(tǒng)具有硬件設計簡單、可靠性好的特點。本文將詳細闡述ＶＣ５４０２與ＡＤ７３３６０的接口設計。

１ ＶＣ５４０２的ＭｃＢＳＰ

ＶＣ５４０２的ＭｃＢＳＰ是一種同步串行接口，支持多種通信方式和ＳＰＩ協(xié)議，該串口可以根據(jù)設計者的不同需求進行配置，使用非常靈活。它的主要特點如下：全雙工的串行通信；連續(xù)的發(fā)送和接收數(shù)據(jù)流功能；具有外部時鐘輸入或內部可編程時鐘兩種時鐘控制方式；可獨立編程的發(fā)送和接收幀同步；多通道數(shù)據(jù)傳輸（多可達１２８個通道）；可選的數(shù)據(jù)寬度：８、１２、１６、２０、２４或３２位；用于數(shù)據(jù)壓縮的μ律和Ａ律壓縮擴展；可編程的時鐘和幀同步極性。

ＭｃＢＳＰ包括６個引腳，分別是串行數(shù)據(jù)發(fā)送信號ＤＸ、串行數(shù)據(jù)接收信號ＤＲ、發(fā)送時鐘信號ＣＬＫＸ、接收時鐘信號ＣＬＫＲ、發(fā)送幀同步信號ＦＳＸ和接收幀同步信號ＦＳＲ。由于ＭｃＢＳＰ內帶有一個可編程的采樣和幀同步時鐘產(chǎn)生器，所以串口接收、發(fā)送時鐘和幀同步等信號既可由內部產(chǎn)生，也可以由外部輸入。

ＶＣ５４０２的ＭｃＢＳＰ由２３個寄存器進行控制，除了少數(shù)幾個不能由程序訪問之外，一般在串口進行數(shù)據(jù)通信之前都要對它們進行初始化，部分寄存器是存儲器映射寄存器，必須通過子地址的方式進行訪問。要訪問ＭｃＢＳＰ的這些寄存器，首先要把所要訪問的寄存器的子地址寫到子地址寄存器ＳＰＳＡ中，然后才能對數(shù)據(jù)寄存器進行訪問。

ＭｃＢＳＰ接收和發(fā)送數(shù)據(jù)的過程如下：在發(fā)送數(shù)據(jù)時，首先將要發(fā)送的數(shù)據(jù)寫到ＤＸＲ寄存器中，若ＸＳＲ寄存器為空（說明上發(fā)送的數(shù)據(jù)已經(jīng)由ＤＸ引腳送出），則將ＤＸＲ寄存器中的數(shù)據(jù)拷貝到ＸＳＲ寄存器中；然后在幀同步ＦＳＸ和時鐘ＣＬＫＸ的作用下，將ＸＳＲ寄存器中的數(shù)據(jù)逐位移到ＤＸ引腳輸出。在數(shù)據(jù)從ＤＸＲ寄存器復制到ＸＳＲ后，就可以將下一個要發(fā)送的數(shù)據(jù)寫到ＤＸＲ寄存器中，因而可以保證數(shù)據(jù)的連續(xù)發(fā)送。串口接收數(shù)據(jù)的過程與發(fā)送基本類似，但方向相反且ＶＣ５４０２的多通道串口的接收帶三個緩沖器。

在ＶＣ５４０２片內，ＣＰＵ與ＭｃＢＳＰ之間的數(shù)據(jù)傳送有三種方式查詢方式、中斷方式和ＤＭＡ方式。每當串口接收到一個字（新接收的數(shù)據(jù)復制到ＤＲＲ１２寄存器中）或發(fā)送的字從ＤＸＲ寄存器拷貝到ＸＳＲ寄存器中時，都會改變串口控制寄存器１（ＳＰＣＲ１）中的ＲＤＤＹ和串口控制寄存器２（ＳＰＣＲ２）中的ＸＲＤＹ標志位，所以ＣＰＵ可以通過不斷查詢的方法知道數(shù)據(jù)是否發(fā)送完畢以及是否接收到新的數(shù)據(jù)，從而決定下一步操作。ＣＰＵ還可以通過串口的接收或發(fā)送中斷事件，在中斷服務程序中完成數(shù)據(jù)的傳送，中斷的觸發(fā)事件是可以選擇的，在進行處理之前必須預先設置好串口控制寄存器１（ＳＰＣＲ１）和串口控制寄存器２ＳＰＣＲ２中相應的位。第三種傳數(shù)方式就是通過芯片的ＤＭＡ與串口相連，由串口同步事件觸發(fā)ＤＭＡ完成數(shù)據(jù)的傳送。

ＭｃＢＳＰ的初始化主要完成串口的配置，接收和發(fā)送可以分別設定，但要結合具體的硬件設計來進行。串口初始化的主要工作如下設定ＦＳＲ、ＦＳＸ、ＣＬＫＸ和ＣＬＫＲ為輸入還是輸出以及它們的極性；設定是單相位還是雙相位幀同步；設定每幀所包含的數(shù)據(jù)個數(shù)；設定傳輸數(shù)據(jù)的字寬（若為雙相位幀同步，每一相位對應的字寬可設為不一樣）；設定個幀同步之后的幀同步是否被忽略；設定數(shù)據(jù)位的延遲；設定數(shù)據(jù)的符號擴展方式；設定所選擇的傳輸通道；若采用內部產(chǎn)生時鐘和幀同步信號，還需要對時鐘和幀同步產(chǎn)生器進行設置。

２ 串行Ａ／Ｄ轉換器ＡＤ７３３６０

ＡＤ７３３６０是ＡＤ公司推出的６通道模擬輸入的１６位串行可編程Ａ／Ｄ轉換器。由于采用Σ－Δ Ａ／Ｄ轉換原理，具有良好的內置抗混疊性能，所以對模擬前端濾波器的要求不高，用一階ＲＣ低通濾波器就能滿足要求。由于其采樣率和輸入信號增益都是可編程的，采樣率可分別設置為６４Ｋ、３２Ｋ、１６Ｋ和８Ｋ（輸入時鐘為１６．３８４ＭＨｚ時）增益可在０ｄＢ到３８ｄＢ之間選擇，因而它既適合于大信號的應用，也適合于小信號的應用。ＡＤ７３３６０能保證６路模擬信號同時采樣，且在變換過程中延遲很小。ＡＤ７３３６０還能多片級聯(lián)使用，從而擴充模擬輸入的通道數(shù)。

ＡＤ７３３６０有Ｒ－２８和ＳＵ－４４兩種封裝，圖１是Ｒ－２８封裝的管腳圖，下面僅對與ＭｃＢＳＰ接口設計有關的部分引腳進行說明。

ＲＥＳＥＴ為ＡＤ７３３６０硬件復位信號，用于對ＡＤ７３３６０進行硬件復位；ＳＥ為串口使能信號，當ＳＥ為高電平時，ＡＤ７３３６０正常工作，當ＳＥ為低電平時，ＡＤ７３３６０被禁止，此時所有的輸出為三態(tài)，所有的輸入信號無效，同時ＡＤ７３３６０進入節(jié)電狀態(tài)。ＭＣＬＫ為外部時鐘輸入信號，通常由外部時鐘驅動，ＭＣＬＫ進入ＡＤ７３３６０之后，首先被分頻產(chǎn)生ＤＭＣＬＫ內部主時鐘信號，然后由ＤＭＣＬＫ分頻產(chǎn)生串口時鐘信號ＳＣＬＫ，它們的分頻因子都是可編程的；ＳＣＬＫ為串口時鐘信號，通常作為ＤＳＰ的同步串口的輸入時鐘信號；ＳＤＩ和ＳＤＩＦＳ為數(shù)據(jù)輸入和輸入幀同步信號，通常用于接收初始化控制字；ＳＤＯ和ＳＤＯＦＳ為數(shù)據(jù)輸出和輸出幀同步信號，通常用于輸出轉換的數(shù)據(jù)；其余的引腳分別為６路模擬輸入、模擬電源和數(shù)字電源。ＡＤ７３３６０有８個控制寄存器（ＣＲＡ、ＣＲＢ、ＣＲＣ、ＣＲＤ、ＣＲＥ、ＣＲＦ、ＣＲＧ、ＣＲＨ），在ＡＤ７３３６０工作之前必須對這些寄存器進行初始化。ＡＤ７３３６０有三種工作模式：編程模式、數(shù)據(jù)模式和混合模式。在編程模式下只接收控制字，輸出無效的轉換數(shù)據(jù)；在數(shù)據(jù)模式下，輸入的控制字被忽略，輸出有效的轉換數(shù)據(jù)；在混合模式下，允許在數(shù)據(jù)轉換過程中接收控制字。

３ ＭｃＢＳＰ與ＡＤ７３３６０接口的硬件設計

ＡＤ７３３６０的模擬輸入共有四種方式：直流耦合的差分輸入、交流耦合的差分輸入、直流耦合的單端輸入和交流耦合的單端輸入。交流耦合的差分輸入的連接如圖２所示，其中Ｃ１和Ｃ２起隔直作用，Ｒ１、Ｃ３和Ｒ２、Ｃ４分別為一階低通濾波器，Ｒ３和Ｒ４的作用是把參考信號引入到輸入端，Ｃ５為旁路電容。由于用到ＡＤ７３３６０的內部參考源，所以初始化時必須使能參考信號（ＲＥＦＯＵＴ）的輸出。

ＭｃＢＳＰ（串口０）與ＡＤ７３３６０的連接如圖３所示。圖中ＶＣ５４０２的ＭｃＢＳＰ的ＸＦ引腳與ＡＤ７３３６０的ＳＥ引腳和ＲＥＳＥＴ引腳相連，ＸＦ信號用于對ＡＤ７３３６０進行控制；ＡＤ７３３６０的串口時鐘ＳＣＬＫ信號作為ＭｃＢＳＰ的發(fā)送信號ＣＬＫＸ０和接收時鐘信號ＣＬＫＲ０；ＭｃＢＳＰ的發(fā)送引腳ＦＳＸ０、接收幀同步引腳ＦＳＲ０與ＡＤ７３３６０的輸入引腳ＳＤＩＦＳ、輸出幀同步ＳＤＯＦＳ連到一起，使ＭｃＢＳＰ的發(fā)送信號ＦＳＸ０和接收幀同步時鐘信號ＦＳＲ０與ＡＤ７３３６０的輸出幀同步信號ＳＤＯＦＳ保持同步。ＡＤ７３３６０的數(shù)據(jù)輸出引腳ＳＤＯ和輸入引腳ＳＤＩ分別與ＭｃＢＳＰ的數(shù)據(jù)接收引腳ＤＲ０和數(shù)據(jù)發(fā)送引腳ＤＸ０相連。ＶＣ５４０２的定時器對主時鐘分頻，其輸出再經(jīng)過２分頻得到ＡＤ７３３６０的驅動時鐘信號ＭＣＬＫ，實際上也可由晶振直接產(chǎn)生ＡＤ７３３６０的驅動時鐘信號ＭＣＬＫ。ＡＤ７３３６０的輸入時鐘為１６．３８４ＭＨｚ，如果ＤＳＰ主時鐘為８１．９２ＭＨｚ時，定時器分頻因子可設為４。

４ ＭｃＢＳＰ與ＡＤ７３３６０接口的軟件設計

與硬件接口相對應的軟件設計包括：設置定時器１的分頻因子并啟動定時器、ＭｃＢＳＰ的初始化、ＡＤ７３３６０的初始化、開始接收并處理數(shù)據(jù)等。若ＡＤ７３３６０的驅動時鐘不是由ＶＣ５４０２分頻得到，則步可以忽略。在串口初始化時，由圖３可知，ＭｃＢＳＰ的發(fā)送、接收時鐘和幀同步等信號都為輸入，因而無需用到ＭｃＢＳＰ內部的采樣和幀同步產(chǎn)生器；由于ＡＤ７３３６０的控制字和轉換的數(shù)據(jù)都為１６位，所以ＭｃＢＳＰ應設置為單相位的接收和發(fā)送幀同步且傳送每個字的寬度為１６位。采用中斷方式完成數(shù)據(jù)傳送時，對ＭｃＢＳＰ各控制寄存器的初始化值如下：

ＲＣＲ１＝ＸＣＲ１＝００４０ｈ 每幀一個字，字寬為１６位。

ＲＣＲ２＝ＸＣＲ２＝０００１ｈ 單相位幀同步，無壓擴，個

幀同步后的幀同步不忽略，一位

數(shù)據(jù)延遲。

ＰＣＲ＝０ｈ 發(fā)送和接收幀同步，時鐘都由

外部輸入，發(fā)送和接收幀同步

為高有效發(fā)送和接收數(shù)據(jù)在

上升沿采樣。

ＭＣＲ１＝１ｈ 所有的接收通道被禁止，所需

要的通道由ＲＰＡ／ＢＢＬＫ和

ＲＣＥＲＡ／Ｂ選擇。

ＭＣＲ２＝１ｈ 所有的發(fā)送通道被禁止且被

屏蔽，所需要的通道由ＸＰＡ／Ｂ

ＢＬＫ和ＸＣＥＲＡ／Ｂ選擇。

ＲＣＥＲＡ＝１ｈ，ＲＣＥＲＢ＝０ｈ 僅打開接收通道０，關閉

其它通道。

ＸＣＥＲＡ＝１ｈ，ＸＣＥＲＢ＝０ｈ 僅打開發(fā)送通道０，關閉

其它通道。

ＳＰＣＲ１＝１ｈ 使能串口接收，接收中斷

由ＲＲＤＹ標志觸發(fā)。

ＳＰＣＲ２＝０１０３ｈ 使能串口發(fā)送，發(fā)送中

斷由ＸＲＤＹ標志觸發(fā)。

ＭｃＢＳＰ（串口０）的初始化程序（ＳＰＳＡ為子地址寄存器，映射地址為３８ｈ；ＳＰＤＡＴＡ為數(shù)據(jù)寄存器，映射地址為３９ｈ）如下：

ｓｔｍ ＃００００ｈＳＰＳＡ 子地址寄存器指向串口控制寄

存器１ＳＰＣＲ１

ｓｔｍ ＃００００ｈＳＰＤＡＴＡ 關閉串口接收

ｓｔｍ ＃０００１ｈＳＰＳＡ 子地址寄存器指向串口控制寄

存器２ＳＰＣＲ２

ｓｔｍ ＃０１０２ｈＳＰＤＡＴＡ 關閉串口發(fā)送

ｓｔｍ ＃０００２ｈＳＰＳＡ 子地址寄存器指向接收控制寄

存器１ＲＣＲ１

ｓｔｍ ＃００４０ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００３ｈＳＰＳＡ 子地址寄存器指向接收控制寄

存器２ＲＣＲ２

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００４ｈＳＰＳＡ 子地址寄存器指向發(fā)送控制寄

存器１ＸＣＲ１

ｓｔｍ ＃００４０ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００５ｈＳＰＳＡ 子地址寄存器指向發(fā)送控制寄

存器２ＸＣＲ２

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００ｅｈＳＰＳＡ 子地址寄存器指向管腳控制寄

存器ＰＣＲ

ｓｔｍ ＃００００ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００８ｈＳＰＳＡ 子地址寄存器指向多通道控制

寄存器１ＭＣＲ１

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００９ｈＳＰＳＡ 子地址寄存器指向多通道控制

寄存器２ＭＣＲ２

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００ａｈＳＰＳＡ 子地址寄存器指向接收通道使

能寄存器ＡＲＣＥＲＡ

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００ｂｈＳＰＳＡ 子地址寄存器指向接收通道使

能寄存器ＢＲＣＥＲＢ

ｓｔｍ ＃００００ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００ｃｈＳＰＳＡ 子地址寄存器指向發(fā)送通道使

能寄存器ＡＸＣＥＲＡ

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ

ｓｔｍ ＃０００ｄｈＳＰＳＡ 子地址寄存器指向發(fā)送通道使

能寄存器ＢＸＣＥＲＢ

ｓｔｍ ＃００００ｈＳＰＤＡＴＡ

ｓｔｍ ＃００００ｈＳＰＳＡ 子地址寄存器指向串口控制寄

存器１ＳＰＣＲ１

ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ 使能串口接收

ｓｔｍ ＃０００１ｈＳＰＳＡ 子地址寄存器指向串口控制寄

存器２ＳＰＣＲ２

ｓｔｍ ＃０１０３ｈＳＰＤＡＴＡ 使能串口發(fā)送

ＭｃＢＳＰ初始化完成并使能ＭｃＢＳＰ后就可以通過它對ＡＤ７３３６０進行初始化，其程序（ＤＸＲ１０和ＤＲＲ１０分別為串口０的發(fā)送和接收寄存器映射地址分別為２２ｈ和２０ｈ）如下：

ｅｒｒｏｒｃｒｂ ｓｔｍ ＃８１０５ｈＤＸＲ１０ 向ＣＲＢ寫控制字０５ｈ，ＤＭＣＬＫ

ｌｄ ＤＲＲ１０ａ ＝ＭＣＬＫ，ＳＣＬＫ＝ＤＭＣＬＫ／４，

ｓｔｌ ａａｒ１ 采樣率＝ＤＭＣＬＫ／１０２４

ｓｔｍ ＃０ｂ９０５ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｂｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｃ ｓｔｍ ＃８２４１ｈＤＸＲ１０ 向ＣＲＣ寫控制字４１ｈ，使能

ｌｄ ＤＲＲ１０ａ 參考電平輸出，全局上電

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂａ４１ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｃｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｄ ｓｔｍ ＃８３８８ｈＤＸＲ１０ 向ＣＲＤ寫控制字８８ｈ，通道

ｌｄ ＤＲＲ１０ａ １和通道２加電，增益為０ｄＢ

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂｂ８８ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｄｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｅ ｓｔｍ ＃８４８８ｈＤＸＲ１０ 向ＣＲＥ寫控制字８８ｈ，通道

ｌｄ ＤＲＲ１０ａ ３和通道４加電，增益為０ｄＢ

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂｃ８８ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｅｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｆ ｓｔｍ ＃８５８８ｈＤＸＲ１０ 向ＣＲＦ寫控制字８８ｈ，通道

ｌｄ ＤＲＲ１０ａ ５和通道６加電，增益為０ｄＢ

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂｄ８８ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｆｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｇｓｔｍ ＃８６００ｈＤＸＲ１０ 向ＣＲＧ寫控制字００ｈ，設置

ｌｄ ＤＲＲ１０ａ １至６通道為差動輸入方式

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂｅ００ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｇｎｔｃ 判斷控制字是否已正確寫入，

ｅｒｒｏｒｃｒｈｓｔｍ ＃８７００ｈＤＸＲ１０ 向ＣＲＨ寫控制字００ｈ，設置

ｌｄ ＤＲＲ１０ａ １至６通道為同相輸入方式

ｓｔｌ ａａｒ１

ｓｔｍ ＃０ｂｆ００ｈａｒ０

ｃｍｐｒ ０ａｒ１

ｂｃ ｅｒｒｏｒｃｒｈｎｔｃ 判斷控制字是否已正確寫入，

ｓｔｍ ＃８００１ｈＤＸＲ１０ 向ＣＲＡ寫控制字０１ｈ，使

ｒｐｔ ＃４００ ＡＤ７３３６０進入數(shù)據(jù)模式

ｎｏｐ
圖4 采樣信號在CCS中的顯示
    ＡＤ７３３６０初始化完成之后就可以打開串口的接收中斷，在中斷服務程序中接收Ａ／Ｄ轉換的數(shù)據(jù)。在該配置條件下，若輸入時鐘為８．１９２ＭＨｚ，則ＡＤ７３３６０為六路模擬采樣，采樣率為８ｋＨｚ。圖４為其中一路采樣信號在ＣＣＳ環(huán)境中的顯示。

實踐表明，由ＶＣ５４０２的ＭｃＢＳＰ和ＡＤ７３３６０構成的信號采集和處理系統(tǒng)具有設計簡便、結構緊湊、工作穩(wěn)定和可以方便地在幾種采樣率之間選擇等優(yōu)點。與并行接口相比，采用串行接口的硬件連接線大為減少，這樣不僅可以減少印制電路板的面積，還可以減少電磁干擾，從而有利于系統(tǒng)更加穩(wěn)定的工作。在不影響系統(tǒng)工作速度的條件下，在系統(tǒng)設計中利用串行接口代替并行接口不失為一種很好的設計方法。