音頻數模轉換器PCM1748的通用性應用
出處:manbo789 發(fā)布于:2007-04-16 19:03:35
近年來,采用高分辨率的∑-Δ型數據轉換器頗為流行。它的個突出優(yōu)點是在1片混合信號CMOS大規(guī)模集成電路上實現了過采樣與數字信號處理技術的結合。這一技術的顯著優(yōu)點:高高分辨率,其分辨率高達24位。目前,∑-Δ型的DAC可實現24位的數模轉換,但是20位以上的DAC都是為音頻系統服務的,如Analog公司的AD18系列、Burr-Brown和TI公司的PCM17系列、Crystal公司的CS4930等。這些半導體公司生產的高24位的DAC都是音頻DAC芯片。這些芯片必須滿足音頻的采樣頻率、數據輸入格式、聲道選擇等條件。這些條件的限制使得高分辨率的音頻DAC只能應用于音頻系統中,如果需要高的通用DAC作為軟換器(例如:我們設計的高速高分辨率模數轉換系統需要24位DAC作為校準的基準),只能在現有音頻DAC基礎上進行改造。通過外圍電路擴展和程序設計,可實現通用DAC的時鐘信號的改造、數據轉換模式的改造、采用頻率的改造等,滿足通用DAC系統的要求。
本文以Burr-Brown公司推出的PCM1748為例,說明音頻DAC器件的改造方案。PCM1748是CMOS立體聲集成電路。它采用TI公司的增強型多級∑-Δ結構和噪聲整形技術,執(zhí)著16~24位的工業(yè)標準音頻數據以及三線串行控制端口操作,采樣率可達100kHz。
2 音頻DAC的工作原理
高分痃率音頻DAC大都采用多級幅度量化高階∑-Δ調制器結構中。這樣,在實際應用中可以提高音頻動態(tài)范圍,減小時時鐘抖動的敏感度,降低由此引發(fā)的失真;內置過采樣的數字濾波器具有2種可供選擇滾降特性:慢滾降和陡滾降。對于PCM1748,其內部是采用8級副度量化和4級噪聲整形技術。8級調制器結構具有更的穩(wěn)定性和抗抖動能力。過采樣調制器和內插濾波器的采樣率是64fs。是PCM1748的結構圖。
BCK:音頻數據位時鐘;
DATA:音頻數據輸入;
LRCK:左右聲道音頻數據的鎖存;
以上3個引腳都是數字邏輯,耐壓能力5V。
ML:模式控制鎖存輸入;
MC:模式控制數據輸入;
SCK:系統時鐘輸入;
ZEROL、ZEROR:左右聲道零標志位;
VDD、DGND:數字電源;
VCC、AGND:模擬電源;
VOUTL:VOUTR:左右聲道模擬輸出;
VCOM:公共端。
PCM1748在正常供電電源下,是通過串行接口來送入數據和進行控制的。它的串行接口包括音頻三線同步串行接口和控制三線異步串行接口。
音頻串行接口包括LRCK、BCK、DATA。其中,BCK是串行音頻位時鐘。它的功能是將DATA上現有的數據通過此時鐘作用送入音頻接口的移位寄存器內,并且注意串行數據是在BCK的上升沿送入音頻接口的。LRCK是串行音頻接口在左/右聲道數據字鎖存時鐘。它的功能是將數據鎖存到接口內部的移位寄存器中。這里應當注意,無論BCK還是LRCK都應當與系統時鐘SCK同步,因而LRCK和BCK應從系統時鐘SCK獲取。同時,LRCK與采樣頻率fs一致。BCK可選擇為32、48或64倍的采樣頻率。PCM1748支持工業(yè)標準的音頻數據格式,包括標準格式、I2S格式和左對齊格式。格式選擇是通過控制寄存器來設置。所有格式都需要二進制補碼,高位在前的音頻數據,如所示左對齊格式及其操作時序。
PCM1748具有用戶可編程的模式控制。這些可控模式是通過串行控制口送入控制字來設置的。具體的可控模式功能有:軟靜噪、過采樣率、DAC操作控制、音頻數據格式、輸出相位選擇等。相應的寄存器認狀態(tài)和控制寄存器地址、定義,可參考說明書。
控制串行接口是通過對片上的模式寄存器進行編寫來實現控制功能的。其中MD是串行數據輸入,用來寫模式寄存器;MC是串行位時鐘,用來將數據控制口;ML是控制口的鎖存時鐘,是將控制字鎖存到寄存器中。所有的串行控制口的寫操作都是采用16位數據字,如所示。其中位為0;IDX[6~0]是標志位,它為寫操作提供寄存器索引或地址,低7位D[7~0]是寫放到該地址的寄存器數據值。表明這一寫入時序。
通過串行口的正確控制及特定音頻數據的輸入,在音頻特定采樣頻率及時鐘控制下,再輔以必要的外圍電源和輸出電路,PCM1748就可以正常地進行音頻數據轉換了。
3 將音頻DAC改造為通用
在保證音頻DAC正常工作的前提下,將其改造成為通用型DAC的設計,要是要突破音頻信號的數據格式和采樣頻率的限制,使其適應通用數據轉換器的使用。為實現這一功能,我們采用TI公司的TMS320F206(簡稱F206)作為控制的器件,需要從以下幾方面進行設計。
(1)電源的設計
音頻DAC正常工作的電源包括模擬電源和數字電源。模擬電源VCC采用+5V供電,提供DAC模擬和輸出濾波器的電源;數字電源VDD采用3.3V供電,提供數字濾波器和串行接口的電源。為減少電源數量,采用美信公司的DC-DC轉換芯片MAX1748將+5V轉換為3.3V,同時,系統中濾波和輸出電路的運放需要-5V的電源,也可通過MAX735將+5V轉換而得,如所示。
(2)時鐘信號的設計
對于時鐘的設計主要包括音頻串行時鐘的設計和控制串行時鐘的設計2部分(見)。
音頻串行時鐘主要是BCK、LRCK、還有系統主時鐘SCK。這里LRCK等于采樣頻率fs,BCK采用64fs。為設計簡單,我們利用F206的CLKOUT1(20MHz)作為SCK,提供系統時鐘,利用分頻器件74HC393的256分頻作為LRCK,4分頻作為BCK。這樣采樣頻率確定為20MHz/256=78.125kHz。通過不同的分頻比可以確定不同的采樣頻率。
控制串行接口的時鐘ML、MC可直接由F206的同步串口時鐘CLKX和FSX提供。由于BCK和MC都是利用F206的同步串口時鐘線CLKX, 為區(qū)分音頻串行接口的數據和控制串行數據,BCK-CLKX和MC-CLKX采用模擬開關74HC251控制。需要送控制字時,將MC與CLKX接通;需要送數據時,將BCK與CLKX接通,并且通過8255擴展的I/O口進行74HC393和74HC251的觸發(fā)和切換。
(3)數據的寫入
音頻串行口的數據輸入DATA與F206的同步串行口DX相連,也就是數據由同步串口提供。F206采用連續(xù)模式下外部時鐘方式。74HC393的4分頻輸出連至PCM1748的BCK和F206的CLKX。這里F206應設置同步串口寄存器SSPCR,采用CLKX外部時鐘源。由于F206在CLKX上升沿發(fā)送數據,為保證數據的可靠傳輸,應設置SSPST改變CLKX極性,下降沿發(fā)送數據。這里,我們采用的是24位左對齊的數據格式。F206檢測到LRCK的下降沿一定時間后開始傳送數據,每次傳送2個字。根據左對齊的方式只截取高24位作為需要的24位數據。這里需要說明的是,24位數據采用的是二的補碼格式。控制串行口的數據直接利用F206的同步串口——突發(fā)模式內部時鐘方式進行所需控制字的傳送。MC與DX相連即可。
(4)輸出調理電路設計
∑-Δ型DAC采用噪聲整形技術來提高信號帶寬范圍內的信噪比。與此同時,在信號帶寬范圍外高于需耐奎斯特頻率(fs/2)的噪聲增大。這就是將噪聲均勻分布到了直流,直至Kfs/2范圍內,其中K為過采樣率。為提高轉換器性能,信號帶寬外的噪聲必須通過低通濾波器濾除。其是通過片上和片外的低通濾波器實現的。
PCM1748有左右2個聲道,可以通過設置控制寄存器來選擇輸出的聲道。這里,只利用1路輸出VOUTL,此輸出須經外部低通濾波和電壓轉換送到高速高模數轉換器系統中,作為基準信號。
片外低通濾波器的截至頻率為fs/2。在此方案設計中為78.125kHz/2=39.0625kHz。采用雙電源供電的二階巴特沃斯濾波器,利用多級反饋以減少頻率和溫度變化時對元件變化的敏感度,同時高質量的運算放大器也是保證DAC轉換所需要的。片外的低通濾波電路如所示。
音頻器件的輸出都在某一中心值上下范圍內。PCM1748是以50%VCC=2.5V為中心值,滿量程為62%VCC=3.1V,也就是說輸出的模擬信號是在0.95~4.05V范圍內。為將輸出轉換到需要的0~2.5V范圍內,需采用電壓變換電路,如所示。
計算關系如下:
取R1=200Ω,則R2=526Ω,R3=160Ω。這里運放采用美信公司的MAX4431。它是低噪聲低失真的寬帶運算放大器。
通過以上幾個方面的設計,音頻系統可以實現通用DAC轉換,其轉換關系如表1所列。而且可通過程序將2的補碼的格式轉換成一般二進制,或者直接利用2的補碼進行計算。
表1 改造后DAC輸入-輸出關系
4 程序設計
針對實際需要,可以設置不同的控制寄存器值,例如:改變數據格式、輸出通道的選擇等。這里給出系統和程序的工作流程圖,如所示。
在設計程序時,要注意幾點問題。在對音頻器件的控制串行口進行操作時,時鐘信號MC應通過數字開關切換到與CLKX相連;F206的同步串口采用突發(fā)內部時鐘方式,這是通過設置SSPCR來控制的。在音頻串行控制口操作時,BCK應切換到與CLKX相連;F206同步串口采用連續(xù)外部時鐘方式,并且在CLKX下降沿發(fā)送數據,通過改變SSPCR和SSPST來實現。實驗程序見本刊網絡補充版(https://www.dpj.com.cn)。
5 總結
通過實際應用改造,音頻器件不僅可以應用于視音頻場合,也可將音頻DAC器件用于一般的數模轉換系統,從而實現高的數模轉換。
版權與免責聲明
凡本網注明“出處:維庫電子市場網”的所有作品,版權均屬于維庫電子市場網,轉載請必須注明維庫電子市場網,http://m.58mhw.cn,違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時,必須保留本網注明的作品出處,并自負版權等法律責任。
如涉及作品內容、版權等問題,請在作品發(fā)表之日起一周內與本網聯系,否則視為放棄相關權利。
- 數字電源控制與傳統模擬控制的深度對比2026/2/2 11:06:56
- 模擬信號調理電路技術設計與選型運維指南2025/12/30 10:08:16
- 運算放大器壓擺率的核心要點2025/9/5 16:27:55
- 深度剖析放大器穩(wěn)定系數 K 與 Mu 的差異2025/9/2 16:44:05
- 什么是運算放大器失調電流2025/9/1 17:01:22









