AD7671的內(nèi)部結(jié)構(gòu)
---是AD7671的內(nèi)部結(jié)構(gòu)框圖，由圖中可知該芯片主要有三部分構(gòu)成：數(shù)模轉(zhuǎn)換電路、邏輯控制電路和接口電路。其中數(shù)模轉(zhuǎn)換電路主要由一個(gè)16位高逐次逼近型ADC組成；邏輯控制電路包括內(nèi)部時(shí)鐘、轉(zhuǎn)換控制邏輯和硬件校準(zhǔn)電路，主要用于控制芯片的工作方式；串行接口和高速并行接口組成了芯片的接口電路，提供了對芯片的各種控制信號。

操作時(shí)序與應(yīng)用電路
 ---為AD7671采用并行數(shù)據(jù)輸出模式時(shí)的時(shí)序圖。通常情況下，AD7671有兩種數(shù)據(jù)讀取方式。一種是在數(shù)據(jù)轉(zhuǎn)換過程完成后，讀取轉(zhuǎn)換的數(shù)據(jù)；另一種是在數(shù)據(jù)轉(zhuǎn)換的過程中，讀取上轉(zhuǎn)換完成的數(shù)據(jù)。圖中的時(shí)序圖描述了后一種情況，即主控制器發(fā)出CNVST信號后，檢測BUSY信號。當(dāng)BUSY信號置為高電平時(shí)，讀取由上一個(gè)轉(zhuǎn)換過程所轉(zhuǎn)換的數(shù)據(jù)。
---是AD7671與TI公司的DSP TMS320VC5402的典型連接圖，該圖是高速高數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)采集部分。圖中AD7671的輸入范圍已經(jīng)配置成±5V，其數(shù)據(jù)端口采用高速并行接口。接口的數(shù)據(jù)讀取模式設(shè)置為所示的模式，其中+5VA和-5VA分別是由7805和7905產(chǎn)生的模擬電壓。由于TMS320VC5402數(shù)據(jù)接口的電壓為3.3V，所以將3.3V數(shù)字電壓輸入到OVDD管腳，這樣AD7671的數(shù)據(jù)接口電壓就可以和DSP的數(shù)據(jù)接口相兼容。用戶在使用中，如果需要5V的接口電壓，只要簡單地將OVDD的輸入電壓配置成5V即可。ADR421為AD7671提供了+2.5V的基準(zhǔn)電壓。AD7671的模擬輸入端采用了由低噪聲系數(shù)的激勵(lì)放大器AD8021構(gòu)成的驅(qū)動(dòng)電路來驅(qū)動(dòng)AD7671。圖中AD7671和DSP之間的邏輯電路是由CPLD所實(shí)現(xiàn)的，在這里其用邏輯符號表示。

調(diào)試程序
---由可知，TMS320VC5402將XF管腳置為低電平來片選AD7671，并且通過使地址線高兩位A15和A14置為高電平、IOSTRB置為低電平使能CNVST和RD信號，當(dāng)AD7671將BUSY管腳置為高電平時(shí)，TMS320VC5402通過檢測到其BIO管腳即可采集數(shù)據(jù)。下面給出了AD7671的采樣調(diào)試程序。
main:
stm #2100h,ar1；將數(shù)據(jù)緩沖區(qū)的首地址放入AR1
ld #1000h,a；設(shè)置采樣點(diǎn)的個(gè)數(shù)
nop
rsbx xf；將XF管腳置為低電平，用來片選AD7671
nop；適當(dāng)?shù)难舆t
nop
herec: nop
nop
xc 2,bio；檢測BIO管腳，當(dāng)AD7671將BIO管腳置為高電平時(shí)，
b hered；跳轉(zhuǎn)至hered保存采集到的數(shù)據(jù)
nop
bc herec,aneq；檢測1000h個(gè)數(shù)據(jù)是否采集完成
hend: b $
hered: portr #0c000h,*ar1+；保存AD7671發(fā)送過來的數(shù)據(jù)
sub #1h,a；將寄存器A中的數(shù)減一
rpt #4；適當(dāng)?shù)难舆t
nop
b herec

結(jié)束語
---AD7671的能夠滿足各種高速高應(yīng)用的需求，還提供了兩種接口電壓可調(diào)的數(shù)據(jù)接口，大大提高了系統(tǒng)設(shè)計(jì)的靈活性，所具有的多種工作方式可滿足不同應(yīng)用的需求。應(yīng)用AD7671設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)可在實(shí)際環(huán)境中穩(wěn)定運(yùn)行，并且達(dá)到了設(shè)計(jì)要求。