摘要：本文主要對基于 FPGA (現(xiàn)埸可編程門陣列)的SMC(同步及存儲)混合信號測試儀器的新型結(jié)構(gòu)作技術(shù)分析,并對其應(yīng)用于數(shù)字與模擬信號并行系統(tǒng)的測試作介紹。

關(guān)鍵詞：FPGA(現(xiàn)埸可編程門陣列)  同步及存儲(SMC) 數(shù)字與模擬信號 子卡   數(shù)字化

 

　　前言-基于FPGA為的混合信號測試儀器的新型結(jié)構(gòu)是適應(yīng)新的挑戰(zhàn)

 

　　與過去FPGA僅僅用作膠合邏輯不同的是,現(xiàn)在FPGA已經(jīng)被用來實現(xiàn)主要的系統(tǒng)功能, FPGA的邏輯門數(shù)已達1千萬，內(nèi)核速度達到400MHz，能提供高達11Gbps的下一代芯片間通信速度,又得益于靈活性和低功耗使FPGA(現(xiàn)埸可編程門陣列)應(yīng)用領(lǐng)域越來廣泛。

 

而當前的新挑戰(zhàn)：

 

　　*先進的電子設(shè)計的特點是功能復(fù)合化以及廣泛地使用模擬、數(shù)字混合技術(shù)。在設(shè)計與建模及測這些混合視頻與音頻及數(shù)據(jù)信號的系統(tǒng)時(如3G無線手機及機頂盒等)，應(yīng)需要:緊密集成與基頻采樣頻率技術(shù)；失真與觸發(fā)特性相匹配的數(shù)字與模擬數(shù)據(jù)采集技術(shù)及相關(guān)的硬件。而模擬及數(shù)字儀器不再是具有完全相異的定時引擎和不匹配模擬性能的獨立系統(tǒng)。

 

　　*在電子工業(yè)領(lǐng)域，混合信號測試是測試設(shè)備與系統(tǒng)級芯片(SOC)技術(shù)的重要方面。隨著消費電子和通信產(chǎn)品中音頻、視頻與數(shù)據(jù)的逐步混合，對這些技術(shù)從基帶到射頻的的測試均要求提供的定時與同步(T&S)。

 

　　*另外，隨著這些具有類似時鐘設(shè)備在范圍內(nèi)的廣泛制造，產(chǎn)品必須在極寬的溫度范圍內(nèi)具有穩(wěn)定性和可靠性，以便進行可靠的、高性能的功能測試。

 

　　針對如此高速模塊化儀器(或數(shù)字與模擬信號并行系統(tǒng)), 當今已設(shè)計出一種同步及存儲(SMC- Synchronization and memory Core) 混合信號測試的通用結(jié)構(gòu)(見圖1所示),以應(yīng)答測試多種設(shè)備需求的挑戰(zhàn)。它就是基于FPGA為的混合信號測試儀器的新型結(jié)構(gòu),從而使SMC對集成復(fù)合信號的系統(tǒng)建模及系統(tǒng)測試在結(jié)構(gòu)上具有以下重要特點：

 

　　* 靈活的輸入及輸出數(shù)據(jù)傳送；

　　* 每個通道高達256MB的高速存儲器；

　　* 定時及同步引擎。

 

　　而組成基于SMC的復(fù)合信號測試工具的如下三種儀器在采樣速率及靈活性方面是相匹配的,這三種儀器為：

 

　　* 100MS／s,14位高分辨率數(shù)字化儀(見圖2所示)

　　* 100MS／s,16位任意波形發(fā)生器(見圖3所示)

　　* 100MHz數(shù)字波形發(fā)生器／分析器(見圖4所示)

 

　　值此,應(yīng)對SMC測試的新結(jié)構(gòu)特點作出分析。

 

1、靈活的輸入及輸出數(shù)據(jù)傳送

 

　　*DSF-數(shù)據(jù)流現(xiàn)場可編程門陣列是儀器的“CPU”

 

　　SMC結(jié)構(gòu)的是一個現(xiàn)場可編程門陣列(FPGA)控制器-Data streamFPGA(DSF-數(shù)據(jù)流現(xiàn)場可編程門陣列)，它是儀器的“CPU”。它能處理所有的指令,檢查所有觸發(fā)器和時鐘，外部信號路由,并管理儀器和主機之間的波形傳輸。

 

　　從圖1看出, DSF中兩個主要的數(shù)據(jù)傳送-一個用于輸入，一個用于輸出。輸入用于進行高速模擬波形數(shù)字化及數(shù)字波形輸入(見圖1右側(cè)箭頭所示)。輸出用于進行高速模擬波形生成及數(shù)字波形輸出(見圖1左側(cè)箭頭所示)。DSF中的數(shù)據(jù)傳送管理數(shù)據(jù)及指令處理、事件觸發(fā)、觸發(fā)器及標識路由選擇、波形緩沖鏈接及循環(huán)，以及內(nèi)部設(shè)備通信總線,見圖1所示SMC組成方塊。

 

　　存儲子系統(tǒng)由兩個存儲區(qū)組成，每個存儲區(qū)都可以獨立配置成為輸入或輸出存儲體。采用此配置的2通道輸入設(shè)備，例如高速2通道數(shù)字化儀，使用兩個存儲體獲取數(shù)據(jù)。單通道任意波形發(fā)生器包含一個配置為輸出的存儲區(qū)，一個數(shù)字波形發(fā)生器/分析器可以使用一個存儲體作為輸入，另一個作為輸出。

 

　　目前每個存儲區(qū)的容量為256MB，這樣每臺儀器總計為512MB。每個存儲區(qū)的端口是一個64位133MHz總線，每個存儲區(qū)支持的吞吐量超過1G字節(jié)/秒。存儲子系統(tǒng)通過NI-MITI(主測量儀表同步設(shè)備) ASIC以完整帶寬連接到PCI總線上(見圖1左側(cè))，實現(xiàn)主機與SMC之間的波形快速或

上載。

 

* 輸入數(shù)據(jù)傳送

 

　　DSF(見圖1中間方塊)輸入數(shù)據(jù)傳送處理來自于高速數(shù)字化儀(見圖2所示)的模擬-數(shù)字轉(zhuǎn)換器(ADC)的高速數(shù)據(jù)輸入流或數(shù)字波形發(fā)生器/分析器(見圖4所示)的數(shù)字波形輸入。多個獨立數(shù)據(jù)采集可被各個記錄獲取，范圍從一個緩沖器至超過兩百萬的較小容量記錄，記之間的重整時間僅2微秒。

 

　　大容量存儲器能夠輕而易舉地處理通信測試系統(tǒng)中常需的大量數(shù)據(jù)記錄，這些系統(tǒng)用于獲得信息包處理、測量時鐘偏差，以及其他錯誤診斷測試。憑借DSF定時及同步引擎中的計數(shù)器，所有記錄都能夠及時與其數(shù)據(jù)源建立聯(lián)系。例如，對于外部觸發(fā)臂板信號，DSF能夠以10納秒的將所有獲得的記錄標記觸發(fā)臂板信號的時間信息。對于PXI-5122數(shù)字化儀，通過采用時間-數(shù)字轉(zhuǎn)換(TDC)技術(shù)，時間可達100微微秒。

 

　　憑借深存儲器、多記錄分割、100微微秒時間，以及極短的重整時間，能夠捕捉到稀有的、偶發(fā)的或快速發(fā)生的事件，同時保持高采樣速串。此項特點通過在不丟失采得波形之間的時間相干性的情況下僅采集感興趣的部分，來增加有效存儲器容量。

 

* 輸出數(shù)據(jù)傳送枝心

 

　　對于輸出設(shè)備，例如PXI—5421任意波形發(fā)生器(AWG,見圖3所示)及PXI-6552數(shù)字波形發(fā)生器/分析器(見圖4所示)，排序指令和波形存儲在同一個物理存儲器中。傳統(tǒng)任意波形發(fā)生器基于的結(jié)構(gòu)是：排序波形指令存儲在實體分離的SRAM存儲器中，容量僅數(shù)千個字節(jié)，大大限制了能夠排序的波形數(shù)目。而SMC采取了一種獨特的、靈活得多的方法，它將指令與同一物理存儲器中的波形合成在一起，所以用戶不受排序指令數(shù)目常有限的限制。由于存儲器容量高達256MB，所以可以給排序指令隨意分配容量。仔細觀察任意波形發(fā)生器的排序規(guī)格有助于理解波形和指令共享存儲器的靈活性。

 

　　由于可以存儲多個序列，從而測試之間沒有設(shè)置時間，所以SMC輸出引擎獲得了的測試吞吐量。此特點與深存儲器相結(jié)合能夠顯著地增加測試吞吐量，因為可以在要求不同測試序列的功能測試過程內(nèi)快速地從一個序列切換到另一個序列。此功能對于需要快速依次生成一組工業(yè)標準測試模式的視頻測試格外重要。

 

2、高速大容量卡上-存儲器

 

　　從視頻到通信的許多應(yīng)用中，一個主要的要求是生成并采集大量波形，使用AWG(任意波形發(fā)生器)進行視頻測試的圖像顯示、數(shù)字波形生成器/分析器進行ADC火花碼測試，以及使用數(shù)字化儀進行基頻調(diào)制器/解調(diào)器的誤差矢量大小(EVM)測量都是要求使用大容量存儲器獲取以及生成波形。例如，SMC輸入及輸出數(shù)據(jù)傳送設(shè)計用于存儲體與100MHz儀器前端電子設(shè)備之間波形移動判斷；存儲器子系統(tǒng)的控制器包含SMC和DSF，提供存儲體、DSF及MITE(主測量儀表同步設(shè)備)-一種分散/集中DMA控制器-之間的接口,存儲子系統(tǒng)有效地跟蹤波形和指令在存儲器中的存儲位置，并在需要時從DSF及MITE中讀取適當?shù)臄?shù)據(jù)。它還具有穩(wěn)定地使波形以的采樣速率讀寫存儲器的能力，以實現(xiàn)大容量波形采集及生成。

 

　　也從圖1看出,SMC輸入數(shù)據(jù)將大容量存儲器作為2端口引FIFO緩沖器處理，藉此以100MHz的采樣速率將數(shù)據(jù)從數(shù)字化儀的ADC或數(shù)字波形生成器/分析器的數(shù)字通信線路移至存儲體中，并使數(shù)據(jù)以PCI總線帶寬流入主機。

 

　　因為存儲器采用數(shù)據(jù)與指令共享方式，所以SMC輸出以相對較為復(fù)雜的方式處理存儲器。它必須使數(shù)據(jù)以100MHz的采樣速率流入AWG的數(shù)字模擬轉(zhuǎn)換器(DAC)或數(shù)字波形生成器/分析器的數(shù)字通信線路，同時以100MHz采樣速率確保的速率提取輸出波形排序指令。因為序列可能包含數(shù)十萬條指令，所以由于FPGA的容量限制，不可能在生成開始時編輯DSF中的所有排序指令。因此，存儲器子系統(tǒng)不僅以100MHz的采樣速率從深存儲器中提取出波形，還實時地向DSF提供排序指令以執(zhí)行。

 

3、定時及同步引擎

 

　　對于通道擴展用相同類型的同步儀器(均勻同步)，或者對于兩種不同儀器的輸入和/或輸出間的緊密協(xié)調(diào)(非均勻同步)，則同步是關(guān)鍵。根據(jù)定義，復(fù)合信號測試系統(tǒng)需要使用三種儀器(數(shù)字化儀、任意波形發(fā)生器，以及數(shù)字波形發(fā)生器/分析器)中的至少兩種,見圖5所示的復(fù)合信號技術(shù)測試用典型儀器設(shè)置組成方塊圖。其他要求同步的應(yīng)用,包括通信用基頻I/Q信號生成及采集、消費電子產(chǎn)品用RGB視頻信號生成及采集、24位ADC及DAC測試用24通道數(shù)字波形生成及采集等等。

 

　　同步的目標是能夠在多個SMC儀器之間準確生成和接收波形。例如，如果有兩個任意波形發(fā)生器，此目標要求兩個AWG具有調(diào)整相位的能力來生成兩個完全相同的波形。當所有三臺設(shè)備的采樣速率均為100MHz時，必須適當注意所有設(shè)備之間的時鐘及觸發(fā)器分布。

 

　　數(shù)十微微秒的采樣時鐘相位偏移調(diào)節(jié)、觸發(fā)傳播延遲及偏移校正，以及所有設(shè)備的微微秒級均方根時鐘偏差，實現(xiàn)了集成所有三臺亞毫微秒級100MS/s設(shè)備所需的性能。

 

　　同步通過在數(shù)臺設(shè)備間共享觸發(fā)及參考時鐘來實現(xiàn)。參考時鐘可以由指定的“主”設(shè)備或由專用高時鐘源提供。每臺SMC儀器都具有相位與PXI 10MHz參考時鐘鎖定的電壓控制晶體振蕩器(VCXO)。為進一步提高定時，可以考慮使用基于銣或爐控晶體振蕩器(OCXO)的頻率源等。這些設(shè)備的可以超過十億分之±100(ppb)。例如，為±100ppb的OCXO源所提供10MHz頻率的不確定度為±1Hz。PXI-66532槽定時及同步控制器特別適用于這些應(yīng)用。它能夠驅(qū)動其OCXO時鐘至PXl 10MHz參考時鐘線上，而不是PXI底板時鐘。這樣，所有VCXO鎖到10MHz OCXO上的儀器都繼承了±100ppb的。

 

4、復(fù)合采樣速率同步

 

　　復(fù)合信號測試要求同步儀器以不同的采樣速率運行，并且數(shù)據(jù)必須在每臺儀器正確的采樣時鐘邊沿采樣。當不同儀器的采樣時鐘是10MHz參考時鐘的整數(shù)倍時，所有儀器都將具有彼此同步的采樣時鐘；所有采樣時鐘的上升沿都將與10MHz時鐘邊沿重合。當采樣時鐘不是整數(shù)倍時，例如25MHz，即使相位與10MHz參考時鐘鎖定，仍然不能確保采樣時鐘同相。解決此問題的標準技術(shù)是同時復(fù)位所有的PLL，從而同一頻率的采樣時鐘同相。即使所有采樣時鐘在此時同相，但是此解決方案仍然是不完整的。完美的同步意味著在不同設(shè)備間時鐘同步的數(shù)據(jù)在一個采樣時鐘周期內(nèi)對應(yīng)。為此，必須有一個觸發(fā)脈沖從主設(shè)備傳遞到從設(shè)備，指示采集或生成開始。同步的關(guān)鍵是采樣時鐘與觸發(fā)的合成。

 

　　SMC采用一種獨特的數(shù)字同步方案，在這種方案中，使用另一個時鐘域啟動觸發(fā)脈沖的驅(qū)動及接收。此信號，稱為觸發(fā)時鐘(Tclock)，通過將采樣時鐘分解成足夠低的、觸發(fā)脈沖可以通過PXI底板可靠地傳送及接收的頻率來生成。此技術(shù)確保了儀器間的同步，與采樣時鐘和10MHz參考時鐘之間的關(guān)系無關(guān)。這種的功能將在以后推出的軟件中采用。

 

5、儀器驅(qū)動程序

 

　　雖然自身不是SMC的一部分，但與SMC接口的驅(qū)動程序是實現(xiàn)柔性數(shù)據(jù)、大容量卡上存儲器以及定時與同步引擎的重要組件。為與SMC接口，基于新型NI-DAQ(數(shù)據(jù)采集卡)mx7.0結(jié)構(gòu)開發(fā)出共同的驅(qū)動程序基礎(chǔ)，使集成及運行效率更上一層。同步、存儲器控制、信號路由選擇、PCI總線接口及其他功能方面在軟件中是統(tǒng)一的，這樣，各個產(chǎn)品系列之間具有匹配的特性。

 

　　數(shù)字波形發(fā)生器/分析器所用的HSDIO、高速數(shù)字化儀用的SCOPE，以及信號發(fā)生器用的FGEN是建立于DAQmx 7.0結(jié)構(gòu)之上的三個儀器驅(qū)動程序(即HSDIO、SCOPE、FGEN)。這些驅(qū)動程序通過提高許多方面，例如通過PCI總線加快波形的DMA傳遞，以及采用多線程結(jié)構(gòu)平行運行將操作系統(tǒng)的磁心變化減至少，得以優(yōu)化，具有極大測量吞吐量。

 

6、大測量吞吐量

 

　　推動SMC結(jié)構(gòu)發(fā)展的一個主要需要是大測量吞吐量。制造測試及設(shè)計確認與驗證是要求不斷增大測試吞吐量的兩個領(lǐng)域。SMC使用MITE(主測量儀表同步設(shè)備)，這是一種開發(fā)出來解決通過PCI總線進行數(shù)據(jù)傳送問題的ASIC。與許多商用、現(xiàn)貨供應(yīng)的、僅提供快速數(shù)據(jù)組傳送的PCI總線控制解決方案不同，MITE實現(xiàn)了化的數(shù)據(jù)組及連續(xù)數(shù)據(jù)傳送。應(yīng)用新型DAQmx7.0基礎(chǔ),基于SMC的儀器與原來儀器的性能相比，波形傳輸提高10至17%。

 

7、 結(jié)論

 

　　通過提供100MS/s復(fù)合信號原型制作測試儀器所用的共同基礎(chǔ)，基于SMC的儀器能夠?qū)?shù)字及模擬信號并行的系統(tǒng)進行測試。重視的定時及同步、大容量且靈活的板上存儲器，以及可編程數(shù)據(jù)傳送，使SMC成為當前及未來復(fù)合信號模塊化儀器測試平臺的基礎(chǔ)。