下面介紹狀態(tài)機和ISD2560控制電路的實現(xiàn)。

　　其中state為狀態(tài)代碼，并通過state_out[3..0]端口傳給其他電路。一開機，系統(tǒng)處在空閑狀態(tài)，當按鍵處理電路傳來確定使能的信號compare_en時，狀態(tài)機等待effect_out腳的高電平脈沖信號，如果等不到則進入S2狀態(tài)，即進入密碼輸入錯誤狀態(tài)，如果等到則進入pass狀態(tài)即開門狀態(tài)，如果3次輸入密碼錯誤則系統(tǒng)進入死鎖倒計時狀態(tài)，拉高lock_pin腳，啟動計數器。

　　當計數滿時則計數電路拉高unlock腳電平，狀態(tài)機檢測到unlock腳下為高電平時，則表示鎖定時間結束，復位lock_pin的電平，在下一個時鐘上升沿到來時，進入下一個狀態(tài)即idle狀態(tài)。只有pass狀態(tài)下從按鍵處理電路傳來modify_pin為高電平時，才能進入modify狀態(tài)，即密碼修改狀態(tài)。當檢測到modify_pin腳電平復位為低電平時則表明修改密碼完成，狀態(tài)機在下一個時鐘上升沿到來之時，進入下一個狀態(tài)即idle狀態(tài)。如果在pass狀態(tài)時，狀態(tài)機檢測到close_pin腳電平被拉高時，則表明用戶要關門，此系統(tǒng)在下一個時鐘上升沿到來之時，返同空閑狀態(tài)。

　　狀態(tài)機還控制紅綠黃3個發(fā)光二極管與buzz-er蜂鳴器，仿真波形如圖4所示。當系統(tǒng)處在空閑狀態(tài)、S2狀態(tài)、S3狀態(tài)時黃燈亮(S2、S3為第2次、第3次輸入密碼錯誤的狀態(tài))；系統(tǒng)處在修改密碼的狀態(tài)即modify狀態(tài)時，3個燈一起亮；當處于pass狀態(tài)時，綠燈亮；當系統(tǒng)處于鎖定狀態(tài)即locked狀態(tài)時，紅燈亮，且蜂鳴器發(fā)出報警的聲音，直至跳出該狀態(tài)。

　　本設計采用計數器方法在ce腳上產生一個低電平脈沖以控制ISD2560芯片放錄音。當innum收到一個新的數值時，則開始計數；當計數器計到一半時，使ce腳輸出低電平；當計數大于數的一半時，則復位ce腳電平，直到下次計數開始。當語音數據有多段時，先將要播放的語音段數存到一個變量中，并將各段地址存到另一個多位的變量中，然后開始放音并檢測eom腳的電平。當檢測到eom腳的低電平脈沖時，就表明放音結束，就讓段數變量減1，然后給地址線再賦新值，并且使能計數器，再次使ce腳產生一個低電平脈沖，繼續(xù)放音。這樣直至語音段數變量為0時，則表明語音播放完畢，系統(tǒng)不再響應芯片eom腳的上升沿脈沖。圖5為ISD2560控制電路的仿真波形圖。

　　本設計采用模塊化編程，各模塊分工明確，各自實現(xiàn)各自的功能，并通過信號線彼此相連，這樣的好處是調試、修改、移植程序方便。使用資源和生成總的模塊電路圖分別如圖6和圖7所示。

　　2 硬件電路

　　硬件部分主要包括中央處理器FPGA 芯片——EP1C3T144C6、輸入小鍵盤、輸出4位數碼管、ISD2560語音芯片、LM386音頻放大和揚聲器，如圖8所示。FPGA芯片用米直接控制其他元件的工作，對小鍵盤的輸入，通過一定的算法實現(xiàn)電子密碼鎖的功能。通過控制ISD2560的控制腳的電平狀態(tài)，達到控制其發(fā)音從而實現(xiàn)智能語音提示的效果。3個發(fā)光二極管分別用于顯示當前的狀態(tài)，蜂鳴器用于誤碼報警。

　3 結束語

　　本設計中采用了Altera公司的EP1C3T144C6芯片進行設計，可以極大地減少其他分立元件或其他芯片的使用，有效地縮小了印制電路板面積，提高了系統(tǒng)的可靠性，大大縮短了系統(tǒng)開發(fā)的周期。由于采用VHDL進行設計，用軟件實現(xiàn)硬件電路，具有良好的可移植性，可隨時在線更改邏輯設計及有關參數，允分體現(xiàn)FPGA的優(yōu)越性，具有一定的實用性。