VMETRO公司面向Xilinx的Virtex-II Pro FPGA推出串行FPDP核，適用于基于FPDP接口的信號(hào)處理、高速數(shù)據(jù)記錄、實(shí)時(shí)圖像和測(cè)試系統(tǒng)。該產(chǎn)品作為IP，完全兼容ANSI 17.1-2003，采用匹配的主FPGA卡，可建立點(diǎn)對(duì)點(diǎn)數(shù)據(jù)率為1.0625Gbps、2.125Gbps或2.5Gbps的FPGA Rocket I/O數(shù)據(jù)鏈接。若配備光纖收發(fā)器，該串行FPDP數(shù)據(jù)鏈接可長(zhǎng)達(dá)10km。  

    該FPDP核支持所有的工作模式，包括單向鏈接、帶有數(shù)據(jù)流控制的雙向鏈接、復(fù)制模式及循環(huán)復(fù)制模式，因而可允許多端點(diǎn)同時(shí)記錄和處理原始數(shù)據(jù)。該內(nèi)核僅占用FPGA內(nèi)部很小的資源，例如，僅為XC2VP70的1%，即使一個(gè)器件中同時(shí)有幾個(gè)FPDP核，仍可留有大部分FPGA資源用于其它電路。  

    該串行PFDP IP核采用EDIF格式，適用于仿真，支持VMETRO FPGA產(chǎn)品，如PMC-FPGA03/03F、VPF1和3CPF1系列；或非VMETRO FPGA產(chǎn)品。該產(chǎn)品售價(jià)為6,000(僅供參考)，目前已供貨。