Altera發(fā)售高端65-nm Stratix III FPGA系列產(chǎn)品EP3SL150
出處:chunyang 發(fā)布于:2007-11-13 13:43:13
Stratix III FPGA比競爭方案功耗低45%,而性能高出25%。Stratix III FPGA和Altera Quartus II設(shè)計軟件相結(jié)合,同時提高了效能和性能。例如,在存儲器接口方面,Stratix III FPGA針對近通過的JEDEC DDR3 SDRAM標準,為設(shè)計人員提供業(yè)界的全兼容接口支持,包括DIMM和器件讀寫均衡等。
為降低功耗同時實現(xiàn)高性能,Stratix III FPGA采用了Altera創(chuàng)新的可編程功耗技術(shù)。這一功耗管理技術(shù)支持每一個可編程邏輯陣列模塊(LAB)、數(shù)字信號處理(DSP)模塊和存儲器模塊獨立工作在高速或者低功耗模式下。Quartus II軟件的PowerPlay功能根據(jù)性能要求自動控制每個模塊的工作模式。另一節(jié)省功耗的獨特功能是可選內(nèi)核電壓技術(shù),設(shè)計人員利用它可以針對高性能應(yīng)用選擇1.1V內(nèi)核電壓,針對低功耗應(yīng)用選擇0.9V內(nèi)核電壓。
供貨信息
Stratix III EPSL150 FPGA現(xiàn)在向客戶發(fā)售,比計劃提前了一個月。
![]() |
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14










