74LVT574AMTCX
80000
TSSOP18/23+
原裝現(xiàn)貨
74LVT574
89
-/22+
公司現(xiàn)貨，進口原裝熱賣
74LVT574
2540
-/NEW
公司現(xiàn)貨，進口原裝熱賣
74LVT574
18500
TSSOP20/25+23+
原裝渠道優(yōu)勢商全新進口深圳現(xiàn)貨原盒原包
74LVT574
25000
SOP20/22+
官網(wǎng)可查icscjh.com
74LVT574
2978
TSSOP/22+
原裝有貨
74LVT574
5800
-/2024+
全新原裝現(xiàn)貨
74LVT574
58000
-/23+
進口原裝現(xiàn)貨，杜絕假貨。
74LVT574
8000
22+/NA
-
74LVT574
5000
SO 20L WB TSSOP 20L/25+
只做原裝
74LVT574
850
SOP7.220P/0412+
散新特價
74LVT574
5000
-/5000
原裝 部分現(xiàn)貨量大期貨
74LVT574
9000
-/25+
只做原裝 特價清倉 一手貨源 代理渠道 胡經(jīng)理
74LVT574 (SO20)
3000
-/21+
誠信經(jīng)營...品質(zhì)保證..價格優(yōu)勢...可提供一站式配套
74LVT574AMTCX
8
10+/TSSOP18
進口原裝現(xiàn)貨
74LVT574AMTCX
100500
TSSOP18/2519+
一級代理專營品牌原裝，優(yōu)勢現(xiàn)貨，長期排單到貨
74LVT574AMTCX
80000
TSSOP18/23+
原裝現(xiàn)貨
74LVT574AMTCX
8420
TSSOP18/23+
只做原裝
74LVT574AMTCX
80000
TSSOP18/23+
原裝現(xiàn)貨
74LVT574AMTCX
1000
20+/NA
-
74LVT574
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574PDF下載
74LVT574
Low Voltage Octal D-Type Flip-Flop w...
FAIRCHILD
74LVT574PDF下載
74LVT574
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574PDF下載
74LVT574
Low Voltage Octal D-Type Flip-Flop w...
FAIRCHILD [Fairchild Semiconductor]
74LVT574PDF下載
74LVT574D
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574DPDF下載
74LVT574D
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574DPDF下載
74LVT574BQ
3.3 V octal D-type flip-flop; 3-stat...
NXP [NXP Semiconductors]
74LVT574BQPDF下載
74LVT574DB
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574DBPDF下載
74LVT574DB
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574DBPDF下載
74LVT574PW
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574PWPDF下載
，其dco時鐘是互相反相的，dco-時鐘對應的數(shù)據(jù)輸出通道是a通道，dco+時鐘對應的通道是b通道，對于采集時鐘信號來說，b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個周期，而對于輸出的dco時鐘來說，b通道的數(shù)據(jù)要比a通道晚半個周期。由于數(shù)據(jù)是交叉式輸出的，其順序不會改變，因此，對于雙通道數(shù)字采樣的同步問題，可以由后端不同通道的fifo緩存來實現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個ad9481分4個通道輸出數(shù)據(jù)，為了配合cpld控制fifo來實現(xiàn)輸出數(shù)據(jù)的同步，輸出的8bit數(shù)據(jù)應先經(jīng)過鎖存器 74lvt574，然后進入各自通道的fifo來實現(xiàn)存儲，ad9481的輸出時鐘dco可經(jīng)過異或門74vcx86加到各自通道的fifo上，其連接結構如圖3所示。 對于每一路采樣系統(tǒng)，將dco-和cpld輸出的鎖存有效信號相異或，便可得到輸出a通道鎖存74lvt574的輸入時鐘，而將dco+和cpld 輸出的鎖存有效信號相異或，就可以得到輸出b通道鎖存74lvt574的輸入時鐘，將dco-和cpld輸出的fifo有效信號相異或，即可得到輸出a通道fifo的寫入時鐘，dco+和cpld輸出的fifo
co時鐘是互相反相的，dco-時鐘對應的數(shù)據(jù)輸出通道是a通道，dco+時鐘對應的通道是b 通道，對于采集時鐘信號來說，b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個周期，而對于輸出的dco時鐘來說，b通道的數(shù)據(jù)要比a通道晚半個周期。由于數(shù)據(jù)是交叉式輸出的，其順序不會改變，因此，對于雙通道數(shù)字采樣的同步問題，可以由后端不同通道的fifo緩存來實現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個ad9481分4個通道輸出數(shù)據(jù)，為了配合cpld控制fifo來實現(xiàn)輸出數(shù)據(jù)的同步，輸出的8bit數(shù)據(jù)應先經(jīng)過鎖存器 74lvt574，然后進入各自通道的fifo來實現(xiàn)存儲，ad9481的輸出時鐘dco可經(jīng)過異或門74vcx86加到各自通道的fifo上，其連接結構如圖3所示。 對于每一路采樣系統(tǒng)，將dco-和cpld輸出的鎖存有效信號相異或，便可得到輸出a通道鎖存74lvt574的輸入時鐘，而將dco+和 cpld輸出的鎖存有效信號相異或，就可以得到輸出b通道鎖存74lvt574的輸入時鐘，將dco-和cpld輸出的fifo有效信號相異或，即可得到輸出a通道fifo的寫入時鐘，dco+和cpld輸出的fi
聯(lián)系人：
聯(lián)系方式：
