維庫電子市場網(wǎng)-十六年專注打造電子元器件采購網(wǎng)

基于DSP和FPGA的機載總線接口板研究
道校驗方式可單獨定義為奇校驗或偶校驗，數(shù)據(jù)發(fā)送可以選擇單幀發(fā)送或自動重復(fù)發(fā)送（重復(fù)發(fā)送某一幀）。整個接口板由調(diào)制電路、解調(diào)電路、fpga、dsp和雙口ram組成，如圖2所示。圖2 接口板硬件結(jié)構(gòu)圖 3 硬件電路設(shè)計 3.1 調(diào)制解調(diào)電路設(shè)計 429信號進入接口板后，首先要把429信號轉(zhuǎn)換為數(shù)字電路可以識別的ttl電平。這里采用holt公司的hi-8482實現(xiàn)信號的解調(diào)，將標準的429總線信號轉(zhuǎn)換成5v ttl數(shù)字信號。為了降低干擾，在429總線信號的四個輸入管腳分別接入39pf的高精度軍品電容；采用holt公司的hi-8585芯片實現(xiàn)信號的調(diào)制，將ttl數(shù)字電平轉(zhuǎn)換為標準的429信號。 3.2 fpga內(nèi)部邏輯設(shè)計按照429信號的編碼格式、特點、傳輸規(guī)則以及協(xié)議要求，選用一片altera公司的acex1k型的fpga發(fā)送和接收四路數(shù)據(jù)。每一路分為接收部分和發(fā)送部分。接收部分的主要作用是通過串/并轉(zhuǎn)換將串行數(shù)據(jù)轉(zhuǎn)換為32位并行數(shù)據(jù)，并對收到的數(shù)據(jù)自動實行差錯控制。對于字間隔、位間隔出錯等錯誤能進行自動檢測，若無錯誤，則將數(shù)據(jù)分兩次送至dsp的16位數(shù)據(jù)總
使用差分放大器驅(qū)動模數(shù)轉(zhuǎn)換器
4mhz。fs/2 * 4=128mhz 146-128=18mhz 輸入匹配模數(shù)轉(zhuǎn)換器的負載總是難以設(shè)計。通常情況下都有高輸入阻抗和較大而且可變的容抗。同時，開關(guān)電容或者采樣保持電路會產(chǎn)生電流尖峰。這些原因?qū)е耡dc輸入很難匹配，必須使用放大器。差分放大器的輸出級能消除電流尖峰同時為精確采樣提供低阻抗源。圖3中是驅(qū)動adc的典型電路。兩個56 ω 的電阻用來隔離adc的容性負載和放大器來確保穩(wěn)定。同時，這些電阻也是低通濾波器的一部分，用來提供抗混疊濾波和削弱噪聲的功能。兩個39pf的電容用來消除由于adc內(nèi)部開關(guān)電路引起的電流尖峰，同時也是adc輸入的低通濾波器的關(guān)鍵部件。在圖3的電路中，濾波器的截止頻率是1/ (2*p*56w *(39 pf + 14pf))=53mhz(比采樣頻率略低)。注意adc的輸入電容在計算濾波器頻率響應(yīng)的時候必須要考慮，如果是差分輸入的話有效輸入電容的值要加倍。同時，正如在圖3中顯示的，許多adc的輸入電容是adc轉(zhuǎn)換過程(采樣保持電路)的一部分。圖3 驅(qū)動adc。lmh6550驅(qū)動adc12lo66 和所有的高速電路

能與PC連用的調(diào)頻廣播電路圖
能與pc連用的調(diào)頻廣播電路如圖為能與pc連用的調(diào)頻廣播電路圖。該電路中一些電器元件的數(shù)值：r1：47kω；r2：22kω；r3：100kω；r4：39kω；r5：47ω；r6~r12：5kω；r13~r21：15kω；c1：39pf電容；c2：47pf電容；c3：2nf電容；c4，c14：220nf電容；c5：22nf電容；c6：10nf電容；c7，c18：180pf電容；c8：150pf電容；c9：100nf電容；c10，c13：330pf電容；c11：220pf電容；c12，c16：3300pf電容；c15，c17：1800pf電容；c19，c21，c22：10mf電容；c20：10nf電容；c23：47mf電容；c24，c25：470mf電容；ic1：tda7000；ic2：lm7805；ic3：lm386；s1開關(guān)。來源:lidy
用于浮點變換的增益可編程緩沖放大器電路圖
用于浮點變換的增益可編程緩沖放大器如下圖所示，opa676的a、b通道的選通由12腳ttl邏輯電平控制。a通道增益為2，b通道增益為8。opa676采用±5供電，并由兩只鉭電容去耦，10kω電位器調(diào)零，39pf電容進補償。該電路可以與12位10mhz模/數(shù)轉(zhuǎn)換電路adc603接口。來源:耕在此行