基于IDT82P的E1接口設(shè)計與實現(xiàn)

相應(yīng)數(shù)的要求。 每個e1通道配備3個hdlc控制器，可提供標(biāo)準(zhǔn)的hdlc成幀，也可提供ss7這類非標(biāo)準(zhǔn)信令的成幀。提取出來的信令內(nèi)容放置在芯片內(nèi)部的fifo中，由cpu定時取出。 mpi接口是主控制器對idt82p進行配置、管理、監(jiān)控的通道，是一異步、慢速的總線。支持地址鎖存以及非鎖存兩種尋址模式。可方便的和單片機、通用cpu對接。支持spi和intel或motorala兩種cpu類型，數(shù)據(jù)寬度可設(shè)為8位[2]。 時鐘接口包括線路時鐘和本地時鐘信號。idt82p需要外部提供一個2.048m，32ppm以內(nèi)的時鐘，普通晶振即可滿足要求。idt82p可提供豐富的時鐘應(yīng)用模式，作為應(yīng)用于接入網(wǎng)位置的模塊，其線路側(cè)發(fā)送端使用系統(tǒng)側(cè)時鐘，接收端使用線路恢復(fù)時鐘。 idt82p提供標(biāo)準(zhǔn)的jtag口作為調(diào)試使用。提供本地環(huán)回、遠(yuǎn)端環(huán)回以及凈荷環(huán)回三種環(huán)回模式?？商峁┤我鈺r隙的prbs測試碼流插入。調(diào)試手段豐富。 基于idt82p e1 接口設(shè)計 本模塊選用tdi公司的idt82p，該芯片每片支持8路e1/t1/j1接口。軟件可編程性能較好，其他e1/t1/j1的類型轉(zhuǎn)換可以只通過

嵌入式同步時鐘系統(tǒng)的設(shè)計與實現(xiàn)

入信號，并通過分頻處理輸出到dpll。最后，dpll產(chǎn)生的同步時鐘信號通過輸出驅(qū)動器生成多路需要的輸出信號送到同步設(shè)備各單板。其設(shè)計原理圖如圖2所示。輸入解碼器通過專用的商用芯片來實現(xiàn)對符合itu-t g.703接口的2mbps時鐘信號源進行解碼和對符合itu-t g.703接口的2mhz時鐘源信號和19.44mhz時鐘源信號進行緩沖，給下一級輸出標(biāo)準(zhǔn)ttl/cmos兼容的信號。輸出驅(qū)動器也采用專用的商用時鐘驅(qū)動芯片將同步時鐘產(chǎn)生的g.813標(biāo)準(zhǔn)的時鐘信號輸出給同步設(shè)備的各單板使用。對于兩路2.048m和兩路19.44m信號的輸入，在cpld內(nèi)部構(gòu)建三個二選一的多路選擇器來選擇其中一路信號使能輸入。這三個多路選擇器的選擇使能信號存儲在一個寄存器中，通過向其中寫入不同的值來使能選擇相應(yīng)的一路輸入信號。再構(gòu)建分頻電路對選出的信號進行分頻，從而產(chǎn)生時標(biāo)信號輸出到dpll的時標(biāo)信號輸入端。時鐘定時模塊考慮到設(shè)計的精度與復(fù)雜性，此模塊利用現(xiàn)有的時鐘定時單元來構(gòu)建dpll，使設(shè)計的周期大大縮短，穩(wěn)定性得到保證。該模塊采用jwf02時鐘模塊，它是一獨立元件，使用方便。它能自適應(yīng)8k、2048k/1544k、

高速無線擴頻設(shè)備的研制(圖)

相關(guān)器、反饋平衡器、符號判決器、峰值檢測器、dpsk解調(diào)器、數(shù)據(jù)解擾碼器、數(shù)控振蕩器、環(huán)路濾波器和報頭檢測器等。完成中頻解調(diào)后的數(shù)據(jù)的解擴、去擾碼、去報頭等工作。除了發(fā)送單元和接收單元之外，hfa3863還有一個自動增益控制(agc)單元，與調(diào)制模塊和射頻模塊的agc單元一起組成一個agc系統(tǒng)，根據(jù)環(huán)境的變化自動控制射頻、中頻部分增益和衰減的變化從而改善接收機的動態(tài)接收范圍。圖3是hfa3863的功能框圖。 復(fù)接分接模塊由一塊altera公司的ep1k10及其外圍電路構(gòu)成，將1、2或4路標(biāo)準(zhǔn)的2.048m數(shù)據(jù)合路成一路串行的數(shù)據(jù)并且加入糾錯碼和一路勤務(wù)電話。合路之后的數(shù)據(jù)速率應(yīng)該符合基帶處理器對數(shù)據(jù)速率的要求。并且，該模塊應(yīng)該能夠根據(jù)用戶的選擇，在1、2或4路三種工作模式下運行，配合基帶處理器的工作頻率，以充分利用信道獲得較高的增益。 在本系統(tǒng)中如若利用分立元件或是采用專用集成電路來構(gòu)造復(fù)接分接模塊需要有2組設(shè)備分別完成2路和4路并行數(shù)據(jù)的合路、分路工作，電路構(gòu)成復(fù)雜、體積大、穩(wěn)定性差。現(xiàn)在，用一塊fpga就可以完成所有這些工作。針對三種情況可以編寫3套程序代碼放在外部的存儲器中根據(jù)用戶的選擇

MCS-51系列單片機在SDH系統(tǒng)中的應(yīng)用

plesinchronous digital hiearchy)系統(tǒng)相比，最突出的優(yōu)點就是具有強大的網(wǎng)絡(luò)管理能力。在sdh的幀結(jié)構(gòu)的各個層次中，都提供了豐富的開銷字節(jié)，以實現(xiàn)對不同層次信號的全面管理。 1. sdh系統(tǒng)介紹 清華大學(xué)電子工程系自主開發(fā)了sdh大規(guī)模專用集成電路套片，它包括高階復(fù)用芯片mxh0155-2，實現(xiàn)從vc4信號到stm-1(synchronous transfer module)信號的映射和解映射功能；低階映射芯片mxl021e1-3，實現(xiàn)21個2.048m的e1信號到vc4信號的映射和解映射?；谶@兩個芯片，可以實現(xiàn)一個基于雙向sdh環(huán)路的adm(add/drop multiplexer)站點，實現(xiàn)從stm-1信號中任意分插多個e1信號的功能。 adm系統(tǒng)以兩片mxh0155-2和一片mxl021e1-3為核心芯片，包括光收發(fā)模塊，155m時鐘恢復(fù)和綜合電路，e1信號接口處理，微處理器系統(tǒng)。系統(tǒng)結(jié)構(gòu)模塊如圖１所示。 在圖１中，兩個方向的高階復(fù)用器分別由兩片mxh0155-2實現(xiàn)，兩個方向的數(shù)字交叉連接和映射處理器由一片mxl021e

單片機微處理器AT89C51在時隙變換和控制中的應(yīng)用

一次群的某個時隙，它隨后所有的8位編碼抽樣都將位于該時隙。因此，對于64kb/s的基帶pcm源而言，一次群系統(tǒng)等提供了32條獨立的64kb/s信道。時間交換器的任務(wù)就是完成這些信道的相互交換，或者說，要實現(xiàn)信號由一個時隙至另一個時隙的遷移。目前已出現(xiàn)了一些中、小容量的vlsi數(shù)字交換專用芯片。圖1是mitel公司mt8980d單片數(shù)字時間交換器的功能框圖。該交換器的輸入和數(shù)輸出均為8個32路chpch信號，每個稱為一個st總線（serial telecom bus）。串行pcm數(shù)據(jù)流以2.048mb/s的速率（共32個64kb/s，8比特數(shù)值時隙）分8中由sti0～sti7輸入，經(jīng)串-并變換后，根據(jù)碼流號和信道（時隙）號依次存入256×8比特數(shù)據(jù)存儲器的相應(yīng)單元內(nèi)。控制寄存器通過控制接口接受來自微處理器的指令，并將此指令寫到接續(xù)存儲器。這樣，數(shù)據(jù)存儲器中各信道的數(shù)據(jù)即可按照接續(xù)存儲器的內(nèi)容（即接續(xù)命令）以某種順序從中讀出，再經(jīng)復(fù)用、緩存、并-串變換后變?yōu)闀r隙交換后的八路2.048mb/s串行碼流，從而達(dá)到數(shù)字交換的目的。 接續(xù)存儲器的容量為256×11位，對應(yīng)于256個輸出信道

復(fù)雜有理數(shù)分頻

復(fù)雜有理數(shù)分頻 現(xiàn)在我要做一個分頻，把32.768m分為2.048m，2.048m加減1hz，2.048m加減2hz，2.048m加減3hz，2.048m加減4hz，2.048m加減5hz，2.048m加減6hz，2.048m加減7hz，2.048m加減8hz，如果要有理數(shù)分頗太麻煩了，請問大家有沒有好的方法指點一下我！ 謝謝大家！

請教一種時鐘電路？？？

請教一種時鐘電路？？？ 大家好??！能提供一種2.048m的時鐘電路嗎？ 還有 128k、 8k的時鐘電路？ 萬分感激?。。∠戎x過?。?！

mega16做語音通信可以實現(xiàn)嗎？請大家看看我的計劃

能分辨出上升沿河下降沿嗎？請問：一個2.048m的時鐘信號從mega16的i/o口輸入，能分辨出上升沿河下降沿嗎？總感覺有點懸

2.048m替代型號

2.00MHZ 1Z8.2 1Z75 1Z6.2 1Z51 1Z330 1Z30 1Z24 1Z20 1Z180