|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
問個(gè)鎖相環(huán)的問題 |
| 作者：94179411 欄目：通信技術(shù) |
一般，鎖相環(huán)要求消除相位抖動嗎？ |
| 2樓： | >>參與討論 |
| 作者： zgl7903 于 2007/4/22 12:24:00 發(fā)布：
相噪是PLL的一個(gè)關(guān)鍵指標(biāo)， 沒有消除這個(gè)概念，因?yàn)椴豢赡芡耆駝t也就不會稱之為鎖“相”，跟蹤控制的環(huán)路不論多快都是滯后于輸出來的信號而調(diào)整的。 |
|
| 3樓： | >>參與討論 |
| 作者： 94179411 于 2007/4/22 16:46:00 發(fā)布：
謝謝zgl7903 如果把鎖相環(huán)的輸出時(shí)鐘和跟蹤控制環(huán)路的控制信號當(dāng)作一個(gè)獨(dú)立的系統(tǒng)來看待，把鎖相環(huán)的輸出時(shí)鐘作為這個(gè)系統(tǒng)的輸入和跟蹤控制環(huán)路的控制信號作為這個(gè)系統(tǒng)的輸出，這個(gè)系統(tǒng)便是一個(gè)因果系統(tǒng)，即輸出是由輸入引起的，而不可以領(lǐng)先于輸入，因而任何妄圖通過調(diào)整控制電路來“消除“時(shí)鐘輸出的相位抖動的做法都是徒勞的。 但是鎖相環(huán)是一個(gè)反饋系統(tǒng)，下一輸出時(shí)鐘卻是依賴于上一輸出時(shí)鐘的控制環(huán)路輸出，看似調(diào)整現(xiàn)在的移相控制信號，便可以調(diào)整下一次的時(shí)鐘輸出，我昨天設(shè)計(jì)了這樣的一個(gè)電路來“消除“相位抖動，電路由兩個(gè)d觸發(fā)器和三個(gè)門組成，輸入q代表了當(dāng)前輸出時(shí)鐘的相位與輸入碼流相位狀態(tài)的比較結(jié)果，為“1”時(shí)，代表相位超前，為“0”時(shí)代表滯后，電路中A,B,C三點(diǎn)代表了三次調(diào)整之后輸出時(shí)鐘的相位與輸入碼流相位狀態(tài)，如果ABC=101或010則代表相位有抖動，control_out輸出為“0”，ABC其他組合時(shí)control_out輸出為1，control_out可以關(guān)閉和打開相位調(diào)整控制電路，結(jié)果可想而知，失敗了！ 消除相位抖動的電路或是程序都會難以分辨失鎖信號和消除掉相位抖動的信號，于是這樣的電路和或是程序只可以鎖相一次。 雖然這是一次失敗的經(jīng)歷，但是我卻可以從這次失敗的設(shè)計(jì)（有點(diǎn)異想天開）中得到教訓(xùn)不知道那位大蝦能從控制理論高度幫我總結(jié)一下，先謝謝了 * - 本貼最后修改時(shí)間：2007-4-22 16:48:25 修改者：94179411
|
|
| 4樓： | >>參與討論 |
| 作者： 一級菜鳥 于 2007/4/22 17:14:00 發(fā)布：
菜鳥試著解釋下 “把鎖相環(huán)的輸出時(shí)鐘作為這個(gè)系統(tǒng)的輸入和跟蹤控制環(huán)路的控制信號作為這個(gè)系統(tǒng)的輸出，這個(gè)系統(tǒng)便是一個(gè)因果系統(tǒng)” 這個(gè)時(shí)候相差為0，時(shí)鐘保持不變，頻率和相位取決與鎖相環(huán)自身的振蕩器。 沒太看懂你的設(shè)計(jì)，不過看你的CODE_IN，輸入的是一段碼流，這個(gè)信號并非周期信號，按你的圖D觸發(fā)器的相位調(diào)整幅度不定而且過大，無法鎖定。 按你的圖來看，你應(yīng)該是要同步一個(gè)異步串行信號，然后提取其中的時(shí)鐘，用邊緣檢測，重觸發(fā)本地時(shí)鐘的方法應(yīng)該要比較合理些。 |
|
| 5樓： | >>參與討論 |
| 作者： 94179411 于 2007/4/22 19:00:00 發(fā)布：
說一下我設(shè)計(jì)的電路失敗的原因 正如ls所說，是要同步一個(gè)異步串行信號，然后提取其中的時(shí)鐘，用邊緣檢測。 輸入q代表了當(dāng)前輸出時(shí)鐘的相位與輸入碼流相位狀態(tài)的比較結(jié)果，為“1”時(shí)，代表相位超前，為“0”時(shí)代表滯后： 相位鎖定過程大概如此：假設(shè)初始狀態(tài)為相位超前，則鎖定相位過程中q值變化應(yīng)該為：“111...1110101010101..”，前面的“1”的個(gè)數(shù)由相位初始和鎖相環(huán)的精度決定，“0101..01..”代表了相位被鎖住并抖動著，加上了我設(shè)計(jì)的電路結(jié)果鎖定過程變成了“11111...10110110110...”只是消除了“01010101..”沒有達(dá)到“消除”抖動的目的，設(shè)計(jì)失敗了。 我的問題意思是說假設(shè)有辦法讓q輸出為“1111101111..”則后面的連“1”難以分辨失鎖信號和消除掉相位抖動的信號，于是這樣的電路和或是程序只可以鎖相一次。那位大蝦能從控制理論高度幫我分析一下，鎖相環(huán)的抖動不可以被“消除”，2樓大哥解釋的很好，不過太感性了，我是通信專業(yè)的，對控制理論這一塊不熟悉，我想這個(gè)在反饋控制系統(tǒng)的理論中應(yīng)該可以找到合理的解釋。 |
|
| 6樓： | >>參與討論 |
| 作者： 一級菜鳥 于 2007/4/22 20:05:00 發(fā)布：
說實(shí)話，很難看懂你要表達(dá)的意思 要提取時(shí)鐘，設(shè)置一個(gè)和輸入碼流時(shí)鐘頻率相同的振蕩器，每個(gè)沿重新觸發(fā)時(shí)鐘，就能達(dá)到同步的目的。 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |