|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
快急哭了！請教ARM和FPGA之間怎么連線？ |
| 作者：starmoon 欄目：嵌入式系統(tǒng) |
在FPGA內(nèi)部調(diào)用了一個異步FIFO（在此處設(shè)為寬16bit, 深度也為16），對FIFO以較低的時鐘持續(xù)寫入數(shù)據(jù)（即在wr_en和wr_clk的作用下，把外部datain不停的寫進(jìn)FIFO）； 步驟： （1）當(dāng)FIFO半滿的時候，發(fā)出一個半滿信號”HF”給ARM（HF連到ARM的REQ端），ARM接收了終端信號，讀取FIFO里的上半部分信號，在此處，ARM讀取8個16位的信號后，就停止讀數(shù)了。 （2）當(dāng)寫地址到FIFO底部的時候，F(xiàn)IFO再發(fā)出一個半滿信號HF給ARM，ARM再以中斷的方式讀取FIFO下半部的8個數(shù)據(jù)。然后再重復(fù)步驟（1） 問題： 我想（A）可以用ARM的 NCSX, NEW發(fā)出ADDR 選中FIFO。（ADDR：為FPGA在ARM中的系統(tǒng)地址） (B)但是怎么把ARM的讀信號NRD和FIFO的讀信號聯(lián)系起來�。窟�需要再從ARM中扯根時鐘連接到FIFO的rd_clk嗎？ 快年關(guān)了，項(xiàng)目急啊，急�。┱堖_(dá)人趕緊指點(diǎn)，再在萬分感激。（下為示意圖）
|
| 2樓： | >>參與討論 |
| 作者： flyingzpy 于 2006/12/28 9:28:00 發(fā)布：
硬件的東西是要看時序的，對于你的圖我想是這樣的。 �。ˋ）可以用ARM的 NCSX, NEW發(fā)出ADDR 選中FIFO。（ADDR：為FPGA在ARM中的系統(tǒng)地址） (B)但是怎么把ARM的讀信號NRD和FIFO的讀信號聯(lián)系起來�。窟�需要再從ARM中扯根時鐘連接到FIFO的rd_clk嗎？ 對于（A）想選中FIFO，可用ARM的NCS信號或和NCS信號與地址信號相與/或，即可選中FIFO。不必用NWE信號，查一下單片機(jī)的工作原理這部分寫得應(yīng)該很清楚，對ARM來講，如果在他的片選空間內(nèi)，不管是RD和WR信號都可使NCS片選有效的。因此要使FIFO的讀使能即RD_en信號有效，要查一下rd_en和rd_clk之間的具體時序?qū)?yīng)關(guān)系，并與ARM的NCS和RD進(jìn)行比較，看怎么才能對應(yīng)得上，我猜想可能接法是這樣的 FIFO的rd_en信號接到NCS或NCS&ADDR或NCS&ADDR&NRD.無非就這三種可能。 rd_clk最有可能就是接來ARM的NRD上。將NRD信號當(dāng)成時鐘信號，這樣才能在時序上匹配起來。不必在ARM上專給出一個時鐘信號，這樣的話，時序就無法匹配了。 |
|
| 3樓： | >>參與討論 |
| 作者： nl1031 于 2006/12/28 23:30:00 發(fā)布：
在FPGA中使用一點(diǎn)資源就可以實(shí)現(xiàn)，不難 設(shè)計(jì)一些簡單邏輯就可以 |
|
| 4樓： | >>參與討論 |
| 作者： highend 于 2006/12/30 13:40:00 發(fā)布：
完整連接BUS，分配地址 不僅僅把 BUS連接好，還需要給FPGA分配地址！ 只連接數(shù)據(jù)線，他又不會飛過去. |
|
| 5樓： | >>參與討論 |
| 作者： nl1031 于 2006/12/30 22:11:00 發(fā)布：
解決了嗎？ 如果沒有 明天幫你寫個邏輯 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |