|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
困擾很久的問題，附電路圖和波形圖 |
| 作者：liuwm727 欄目：模擬技術(shù) |
電路圖如圖1所示，線圈中感應(yīng)電流信號,幅值為50uA左右，頻率50Hz,I/V變換部分采用的運放為AD712，A點處的信號（圖A）中不僅有個100mV的交流信號，還疊加了一個100mV的直流信號，為防止直流信號對后面積分的影響加了一階高通濾波，經(jīng)過高通濾波器后（參數(shù)如圖1），B點處的信號(圖B)只有50Hz交流信號，而且波形很穩(wěn)定；但經(jīng)過積分電路后，C點的波形不穩(wěn)定，老是上下抖動，圖2為C點輸出的波形，從包絡(luò)線(圖C)可以可以看到有一個頻率很低的低頻信號（大概為幾Hz左右）疊加在輸出。如果將高通濾波器的低頻截至頻率設(shè)高一點，比如取R2=510K，C1=0.1UF，則輸出C點波形比較穩(wěn)定，但是此時C點信號的相位失真比較大，由于測量系統(tǒng)對50Hz的信號的相位要求比較嚴。 一直困惑的問題是： 1）最后積分輸出中疊加的低頻干擾是從哪出來的？是從I/V變換部分（但是B點的波形很穩(wěn)定，看不出有低頻干擾）？還是積分電路引起的？ 2）怎樣在保證相位失真較小的情況下使輸出波形穩(wěn)定,也就是去掉低頻干擾？ 請各位大蝦們發(fā)表意見，給點建議！ 圖說明： 1）A, B圖中幅度標尺為100mV,時間標尺為10ms，C圖幅度標尺為100mV，時間標尺為10s。 2）所測波形都是在C點空載的情況下 * - 本貼最后修改時間：2006-12-7 23:15:17 修改者：liuwm727
|
| 2樓： | >>參與討論 |
| 作者： likee 于 2006/12/6 20:57:00 發(fā)布：
I-V轉(zhuǎn)換引起的振蕩，引起相位滯后了，要在R1上并一個小電容 |
|
| 3樓： | >>參與討論 |
| 作者： snakeemail 于 2006/12/6 21:34:00 發(fā)布：
C2去掉 |
|
| 4樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/6 21:57:00 發(fā)布：
to snakeemail！ 其實我這個傳感器是測量一個高壓電容上電壓，用線圈是測量流過電容的電流，在將此電流信號積分變換成電容兩端的電壓，因此最后一級要用積分電路 |
|
| 5樓： | >>參與討論 |
| 作者： wofansile 于 2006/12/7 6:49:00 發(fā)布：
R6 C2組成的低通濾波器的影響 調(diào)節(jié)這兩個參數(shù)，看輸出如何變化？ |
|
| 6樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/7 13:18:00 發(fā)布：
to likee! 1）由于前邊的電流線圈本身引起了一點相位超前，如果在R1上在并電容，則相位超前更加嚴重了 2）怎么判斷I/V引起了振蕩？ |
|
| 7樓： | >>參與討論 |
| 作者： likee 于 2006/12/7 13:56:00 發(fā)布：
OP放大器有寄生電容，還有，Ｒ１太小了． |
|
| 8樓： | >>參與討論 |
| 作者： liucaoyuan 于 2006/12/7 16:52:00 發(fā)布：
??? 最后一節(jié)應(yīng)該是一階低通濾波電路才對呀，為啥說是積分電路呢？ |
|
| 9樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/7 17:18:00 發(fā)布：
to liucaoyuan！ 因為我的傳感器是測量高壓（110kV）電容兩端的電壓，線圈測量的是流過電容的電流，若想得到電容2端電壓當然最后一級需要積分啦! |
|
| 10樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/7 17:31:00 發(fā)布：
to likee! 1)在R1兩端并了一個33p的電容，結(jié)果沒有什么改善，若電容大了則相位失真更厲害了 2)R1不能再取大了，因為線圈中感應(yīng)的電流幅值在50uA～5mA之間，太大了則運放輸出會飽和的 |
|
| 11樓： | >>參與討論 |
| 作者： iC921 于 2006/12/7 18:51:00 發(fā)布：
樓主將后面的負載情況交待一下 各點波形的時間標尺也給一下 * - 本貼最后修改時間：2006-12-7 19:30:26 修改者：iC921 |
|
| 12樓： | >>參與討論 |
| 作者： liucaoyuan 于 2006/12/7 21:28:00 發(fā)布：
to liuwm 我剛才對最后一級電路電容兩端并聯(lián)電阻不太理解，現(xiàn)在才明白那個電阻是為了防止低頻信號增益過大而接的，對吧？ |
|
| 13樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/7 23:18:00 發(fā)布：
to all 各位高手都幫忙分析一下啊 |
|
| 14樓： | >>參與討論 |
| 作者： snakeemail 于 2006/12/8 0:01:00 發(fā)布：
簡單方法,把電容當電阻看,乘頻率. 如果用數(shù)學的方法,看信號與系統(tǒng).牽扯到頻域.你可以看到模擬書上推導低通濾波原理都是用S來分析, |
|
| 15樓： | >>參與討論 |
| 作者： zjp8683463 于 2006/12/8 14:15:00 發(fā)布：
最后一級電路的R6和C2組成了低通濾波器 這個濾波器的截止頻率只有1.59HZ，你50HZ的信號都被濾的干干凈凈。 所以最后輸出的波形才幾HZ。 減少R6或C2，讓其截止頻率在150HZ以上。放大環(huán)節(jié)放在第二級電路 里。 * - 本貼最后修改時間：2006-12-8 14:27:12 修改者：zjp8683463 |
|
| 16樓： | >>參與討論 |
| 作者： liuguobiao 于 2006/12/8 19:18:00 發(fā)布：
最后一級電路的C2應(yīng)該是相位超前補償電路 試試 增大信號頻率或增大C2容量吧 |
|
| 17樓： | >>參與討論 |
| 作者： leu1 于 2006/12/18 15:15:00 發(fā)布：
建議減小R4,R5,R6的數(shù)值 rt |
|
| 18樓： | >>參與討論 |
| 作者： ddos110119 于 2006/12/18 20:45:00 發(fā)布：
無 積分電路輸出晃動是正常的，你可以換CB電容試試，效果應(yīng)該會好一點，另外，額外的低頻你可以在第一級加個反饋電容看看，不能實際操作，我懷疑是振蕩產(chǎn)生，恩，新手上路，還望大家多多指教！ |
|
| 19樓： | >>參與討論 |
| 作者： ljfljfljf 于 2006/12/21 10:37:00 發(fā)布：
學習 |
|
| 20樓： | >>參與討論 |
| 作者： HWM 于 2006/12/21 11:11:00 發(fā)布：
C點加適當?shù)呢撦d。 |
|
| 21樓： | >>參與討論 |
| 作者： dangelzsp 于 2006/12/22 13:50:00 發(fā)布：
11 可以去掉R2，3端直接接地。 C2 選103 R6 選25K左右，TRY下。 電路應(yīng)該沒有問題，應(yīng)該是參數(shù)不合理導致的。 |
|
| 22樓： | >>參與討論 |
| 作者： busdriver 于 2006/12/23 16:26:00 發(fā)布：
zjp8683463說的對 截止頻率太低。 |
|
| 23樓： | >>參與討論 |
| 作者： huoxuyang 于 2006/12/24 10:34:00 發(fā)布：
兩個想法 1、C1移至R2、D2之間如何？ 2、我覺得你是否是用B點的信號測相位、C點的信號測電壓？如果是這樣子的話，是否應(yīng)該先將B點的信號全波整流，然后再大電容濾波？ |
|
| 24樓： | >>參與討論 |
| 作者： lhmf 于 2006/12/25 13:17:00 發(fā)布：
五 樓主弄好了沒？ |
|
| 25樓： | >>參與討論 |
| 作者： liuwm727 于 2006/12/26 17:47:00 發(fā)布：
還是沒有好的進展，苦悶�。�！ 還是沒有好的進展，苦悶�。。� |
|
| 26樓： | >>參與討論 |
| 作者： 赤鑄 于 2006/12/28 0:12:00 發(fā)布：
低頻噪聲 1. 最后一級是積分器，當截止頻率遠低于信號頻率，LPF 就近似成為積分器 2. 如果圖中信號頻率是 50Hz，那就意味著那些波動的頻率非常低，初步可以斷定是低頻噪聲，因為： 1) 耦合干擾通常主要是高頻，這么低頻的干擾不應(yīng)該是耦合來的 2) 積分器的增益與頻率成反比（并聯(lián)電阻后有個上限，這里是50倍） 3) 運放和電阻的噪聲密度隨頻率下降而增大（這里用了兩個 1M 電阻） 4) 某些環(huán)節(jié)的漏電流也會造成噪聲（不排除這種可能） 不知道你的運放 A, B 用的什么型號，這也很重要 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |