|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
新手請(qǐng)教:s3c2410的pcb布線有什么要點(diǎn)? |
| 作者：sea_heart 欄目：ARM技術(shù) |
小弟第一次做arm系統(tǒng)開發(fā),處理器采用S3C2410,用六層板布線,最重要的應(yīng)該是cpu與SDRAM之間的走線了,比如時(shí)鐘,地址,數(shù)據(jù)線等,有沒(méi)有一些具體的要求啊? 我試著布了一下,2410出來(lái)的地方線布得很密,也打了不少孔,自己都覺得膽戰(zhàn)心驚.到SDRAM的時(shí)鐘線也走得不直.肯定得改改了. 請(qǐng)有經(jīng)驗(yàn)的各位兄弟姐妹提些建議,不勝感激! |
| 2樓： | >>參與討論 |
| 作者： sea_heart 于 2006/9/18 14:01:00 發(fā)布：
re 自己頂一下.望高手指點(diǎn). |
|
| 3樓： | >>參與討論 |
| 作者： solider 于 2006/9/18 14:19:00 發(fā)布：
求教 ： S3C44B0如何進(jìn)入stop模式及SDRAM如何self-refresh 各位： 我讓44b0進(jìn)入stop模式，然后設(shè)置SDRAM為self refresh模式，但是中斷返回后，SDRAM中數(shù)據(jù)丟失，各位幫忙分析一下。 ;**************************************************** ;* The function for entering POWER down mode * ;**************************************************** ;void EnterPWDN(int CLKCON); EnterPWDN mov r2,r0 ;r0=CLKCON ldr r0,=REFRESH ldr r3,[r0] mov r1, r3 ldr r3, =0x7fffff and r1, r1, r3 ldr r3,[r0] orr r1, r1, #0x400000 ;self-refresh enable str r1, [r0] nop ;Wait until self-refresh is issued. May not be needed. nop ;If the other bus MASTER holds the bus, ... nop ; mov r0, r0 nop nop nop nop ;enter POWERDN mode ldr r0,=CLKCON str r2,[r0] ;wait until enter SL_IDLE,STOP mode and until wake-up ldr r0,=0x10 0 subs r0,r0,#1 bne %B0 ;exit from DRAM/SDRAM self refresh mode. ldr r0,=REFRESH str r3,[r0] mov pc,lr LTORG |
|
| 4樓： | >>參與討論 |
| 作者： buaazy 于 2006/9/19 10:59:00 發(fā)布：
2410布線沒(méi)有什么關(guān)系，只要距離不是太長(zhǎng)就可以，reset線要注意 |
|
| 5樓： | >>參與討論 |
| 作者： gdtyy 于 2006/9/19 14:20:00 發(fā)布：
pcb布線有要求 1、確定層疊結(jié)構(gòu)，把6層板電源、地、信號(hào)劃分好 6層板層疊比較別扭，中間兩層無(wú)隔離。 成本低S2/S3無(wú)隔離 頂層信號(hào)1 / 電源層 / 信號(hào)2 // 信號(hào)3 / 地層 / 底層信號(hào)4 成本高效果好 頂層信號(hào)1 / 電源層 / 信號(hào)2或電地 // 信號(hào)3或電地 / 地層 / 底層信號(hào)4 ===== 玻璃纖維基板 ----- FR4絕緣介質(zhì)材料 S(*) 信號(hào)層(層號(hào)) TOP 頂層信號(hào)層 BOTTOM 底層信號(hào)層 TOP TOP TOP TOP ------- ------- ------- ------- GND2 +5V +5V +3.3V ======= ------- ------- ------- +5V S3 S3 S3 ------- ======= ------- ------- BOTTOM S4 GND4 GND4 ------- ======= ------- GND5 GND5 S5 ------- ------- ------- BOTTOM S6 +1.5V ------- ------- +3.3V S7 ------- ------- BOTTOM GND8 ======= GND9 ------- S10 ------- +1.0V ------- S12 ------- GND13 ------- S14 ------- +1.8V ------- BOTTOM 2、搜“公共時(shí)鐘同步”，了解CPU和SDRAM的布線理論依據(jù)，根據(jù)公式計(jì)算各參數(shù)。 如：http://www.21ic.com/news/n1841c75.aspx http://www.51eda.com/Article/embed_system/asictech/200411/1436.html |
|
| 6樓： | >>參與討論 |
| 作者： weijie_lee 于 2006/9/19 14:20:00 發(fā)布：
器件的布局很重要 一定要把器件的布局設(shè)計(jì)好，2410的管腳排列是有一定的規(guī)律的，與SRAM 、NAND FLASH 等的聯(lián)接線要有規(guī)則，注意RESET和時(shí)鐘部分的處理，尤其小心平行干擾，如果不是很在意成本的話最好用8層板，這樣可以合理的分布地線，以及電源分布及濾波是系統(tǒng)是否可靠運(yùn)行的關(guān)鍵。 |
|
| 7樓： | >>參與討論 |
| 作者： Sea_Heart 于 2006/9/19 23:10:00 發(fā)布：
多謝各位！ 我采用六層板． 方案是：頂層信號(hào)1 / 地層 / 信號(hào)2 // 信號(hào)3 / 電源層 / 底層信號(hào)4 我的布局采用類似三星官方開發(fā)板的布局．感覺比較合理． 多謝各位了． |
|
| 8樓： | >>參與討論 |
| 作者： weijie_lee 于 2006/9/20 8:16:00 發(fā)布：
不用客氣，祝你成功 我的EMAIL: sale.justlead@gmail.com 多多探討！ |
|
| 9樓： | >>參與討論 |
| 作者： dflsq 于 2006/9/20 10:41:00 發(fā)布：
2410PCB 頂層信號(hào)1 / 地層 / 信號(hào)2 // 信號(hào)3 / 電源層 / 底層信號(hào)4 是6層板的精簡(jiǎn)結(jié)構(gòu)。在更高速的電路中會(huì)取消信號(hào)3層疊層結(jié)構(gòu)變?yōu)?br>頂層信號(hào)1 / 地層 / 信號(hào)2 // 電源層 / 地層 / 底層信號(hào)3 在采用“頂層信號(hào)1 / 地層 / 信號(hào)2 // 信號(hào)3 / 電源層 / 底層信號(hào)4” 的時(shí)候信號(hào)2和信號(hào)3的走線盡量垂直。 |
|
| 10樓： | >>參與討論 |
| 作者： Sea_Heart 于 2006/9/20 22:56:00 發(fā)布：
四層信號(hào)層只好選擇那種方案了 正如樓主所說(shuō)，頂層信號(hào)1 / 地層 / 信號(hào)2 // 電源層 / 地層 / 底層信號(hào)3，這種方案在六層板設(shè)計(jì)中更好，但我想要有四層信號(hào)層．所以只好選擇兩個(gè)信號(hào)層挨著的方案了． 用六層板來(lái)布２４１０,還是有點(diǎn)擠，主要是在２４１０與存儲(chǔ)芯片相連的地方． 順便問(wèn)問(wèn)各位：２４１０到各存儲(chǔ)芯片，數(shù)據(jù)線和地址線上加驅(qū)動(dòng)芯片是否必需的？還是可有可無(wú)？三星官方板采用了，但要專門邏輯來(lái)控制數(shù)據(jù)線的方向． |
|
| 11樓： | >>參與討論 |
| 作者： gdtyy 于 2006/9/21 19:16:00 發(fā)布：
相臨兩層信號(hào)之間無(wú)電地隔離時(shí)， 除了要注意信號(hào)垂直正交外，更重要的是要消除環(huán)路面積(直流環(huán)和交流環(huán))。不同層的不同信號(hào)或者不同層的相同信號(hào)容易形成環(huán)路，即使未構(gòu)成直流環(huán)路，由于分布參數(shù)的存在也會(huì)形成交流環(huán)路，當(dāng)環(huán)路面積內(nèi)的磁通發(fā)生變化時(shí)會(huì)感應(yīng)出電流，面積越大感應(yīng)越強(qiáng)，如果中間有電地隔離就無(wú)所謂，如果沒(méi)有，效果無(wú)法預(yù)測(cè)。布線時(shí)要確保環(huán)路面積最小，沒(méi)辦法，這是減少電地層的代價(jià)。 一般TTL可以直接帶8個(gè)負(fù)載，一般取6，CMOS器件帶負(fù)載能力更弱，還應(yīng)酌情減少。你數(shù)一下總線上掛了幾個(gè)設(shè)備，如果小于等于6就不用加驅(qū)動(dòng)，否則，在5個(gè)設(shè)備上再加一個(gè)驅(qū)動(dòng)器件，擴(kuò)展驅(qū)動(dòng)更多設(shè)備，245/244的驅(qū)動(dòng)經(jīng)過(guò)特殊設(shè)計(jì)，帶負(fù)載能力更強(qiáng)，輸入阻抗更大。不過(guò)增加一級(jí)驅(qū)動(dòng)就會(huì)引入延遲，計(jì)算時(shí)序時(shí)要考慮這個(gè)因素，延遲參數(shù)見驅(qū)動(dòng)器件數(shù)據(jù)手冊(cè)。另外，要考慮負(fù)載均衡問(wèn)題，如D0-D7掛了6個(gè)器件，D8-D31閑置，盡量充分利用各個(gè)數(shù)據(jù)線，減少驅(qū)動(dòng)器件，降低成本。 驅(qū)動(dòng)部件增加了成本和額外邏輯及功耗，若總線上掛的器件比較少，完全可以不用，不必教條參照老外的設(shè)計(jì)，性能不會(huì)下降，這樣能夠達(dá)到最佳性價(jià)比。 |
|
| 12樓： | >>參與討論 |
| 作者： sea_heart 于 2006/9/21 22:58:00 發(fā)布：
感謝gdtyy 你說(shuō)得很清楚,謝了.實(shí)際上我也沒(méi)有加驅(qū)動(dòng)芯片,呵呵 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |