|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
netlist文件如何轉(zhuǎn)換成電路圖？ |
| 作者：iraq 欄目：IC設計 |
用什么軟件將netlist文件如何轉(zhuǎn)換成電路圖呢 |
| 2樓： | >>參與討論 |
| 作者： sheepyang 于 2006/8/20 10:17:00 發(fā)布：
這個好象沒聽說過 應該很難。 因為文件中沒有器件的拓撲空間信息。所以要自動布線拉。 Cadence中的edif格式的文件包含了器件的空間信息，可以在別的軟件上轉(zhuǎn)， 不過好象效果不是很好，因為格式有點差別。我用過從cadence轉(zhuǎn)到workview里面。 就是要作些修改。 |
|
| 3樓： | >>參與討論 |
| 作者： iraq 于 2006/8/21 11:42:00 發(fā)布：
好像netlist文件給了每個器件連接信息 |
|
| 4樓： | >>參與討論 |
| 作者： entertest 于 2006/8/21 14:32:00 發(fā)布：
一直認為從理論上是可以轉(zhuǎn)的 不過問了一些人，都不知道怎么具體操作，借樓主寶地同求 |
|
| 5樓： | >>參與討論 |
| 作者： sheepyang 于 2006/8/21 15:18:00 發(fā)布：
回樓主 是給了連接信息，但是軟件并不能轉(zhuǎn)成你想要的東西。 因為沒元件的空間結(jié)構(gòu)信息。如果有層次性的結(jié)構(gòu)光有netlist 估計軟件能轉(zhuǎn)也夠嗆的。 |
|
| 6樓： | >>參與討論 |
| 作者： lylnk 于 2006/8/21 16:18:00 發(fā)布：
可以 使用CDL IN弄進來 但是，軟件是不知道怎么把元件放到合適位置的！ 弄不好，軟件把所有元件疊起來，看起來一大團。 好一點，軟件把元件分開放，也能看到連線，但是毫無規(guī)律放的。 和原始電路圖是一點不像的。還不如自己按照NETLIST畫一遍。 * - 本貼最后修改時間：2006-8-21 16:19:00 修改者：lylnk |
|
| 7樓： | >>參與討論 |
| 作者： 北方的海 于 2006/8/24 14:55:00 發(fā)布：
laker能夠讀取spice文件 laker能夠讀取spice，edif文件，生成一個schematic。如果是edif，還能夠保持原有的DEVICE的相對位置不變。
|
|
| 8樓： | >>參與討論 |
| 作者： 北方的海 于 2006/8/24 14:57:00 發(fā)布：
laker能夠讀取spice文件 這是生成的電路圖。
|
|
| 9樓： | >>參與討論 |
| 作者： iraq 于 2006/8/25 9:18:00 發(fā)布：
這個軟件哪里有，試試下 |
|
| 10樓： | >>參與討論 |
| 作者： xiangliwei 于 2006/8/26 9:31:00 發(fā)布：
應該可以的! 你的門級網(wǎng)表是應該可以直接的轉(zhuǎn)化為電路圖的,因為這個時候門什么都是定了的! |
|
| 11樓： | >>參與討論 |
| 作者： 呂萌 于 2006/8/27 1:08:00 發(fā)布：
DC可以吧 DC可以吧，試試吧，好像 NC也行，我也是初學者，請關(guān)照 |
|
| 12樓： | >>參與討論 |
| 作者： iraq 于 2006/8/28 12:51:00 發(fā)布：
這個軟件哪里有 |
|
| 13樓： | >>參與討論 |
| 作者： paley 于 2006/8/28 20:40:00 發(fā)布：
laker laker用過,也不太好使,可能是裝的licence不全的原因吧 |
|
| 14樓： | >>參與討論 |
| 作者： 北方的海 于 2006/8/29 11:21:00 發(fā)布：
關(guān)于laker laker目前最新的版本是31v3。它也分為L2和L3兩個不同的版次。 L2是我們傳統(tǒng)作layout的工具，其中的MAGIC cell是有專利的。L3增加了新的工能，可以將網(wǎng)表讀到library里面，并且基于MAGIC cell進行編輯，得到的layout能大大減少DRC，LVS的錯誤，從而減少整個tapout的時間。 |
|
| 15樓： | >>參與討論 |
| 作者： shuibei 于 2006/9/4 12:38:00 發(fā)布：
cadence應該訶以吧 我有試過，跟導出網(wǎng)表相反，用導入CDL就可以了 |
|
| 16樓： | >>參與討論 |
| 作者： song_yong 于 2006/9/13 15:28:00 發(fā)布：
sheepyang 如何把電路從Cadence轉(zhuǎn)到workview里面？ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |