|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于自制100M帶寬虛擬示波器的想法 |
| 作者：dsldsl 欄目：測(cè)控之家 |
最近想調(diào)測(cè)一下自已的ARM板，就想買一款虛擬示波器來用，不過在網(wǎng)上搜了搜，覺得指標(biāo)方面不是很滿意，最好的大約帶寬能做到50M，不過這個(gè)是根據(jù)奈奎斯特定理的兩倍這個(gè)原理出來的。說實(shí)話，這個(gè)業(yè)界最牛的TEK也不過做到2.5點(diǎn)，一般情況下，線性的話10個(gè)點(diǎn)還是需要的，正弦怎么也要4、5個(gè)點(diǎn)吧。這個(gè)兩點(diǎn)就畫出一個(gè)點(diǎn)，的確不太可靠，說白了，如果按他們的100ｍ的采樣的話，測(cè)個(gè)5－10m還差不多。SPI、IIC、UART這些肯定是夠了，那如果我還想看SDRAM、FLASH的波形，那就沒法了。不過簡(jiǎn)單看了一下這個(gè)虛擬儀器的原理，不就是ADC再加轉(zhuǎn)換嘛�？粗F(xiàn)在MAX出了高速的的ADC，104－108，速率達(dá)到了1.5G。我就想，能不能集合大家的力量，大伙兒也一起搞個(gè)高級(jí)一點(diǎn)的開源的虛擬示波器，能夠測(cè)試100來M的波形，讓大家能夠花個(gè)幾百上千的就能用上好一點(diǎn)的虛擬儀器。說實(shí)話，數(shù)據(jù)電路這塊并不難，難就難在模擬和PCB、電源這塊，這么高的速率，設(shè)計(jì)還是有難度的。還過眾人拾柴火炬高，相信在大家努力下，這塊應(yīng)當(dāng)沒有問題的。有興趣玩玩的哥們舉個(gè)手，討論討論？！ |
| 2樓： | >>參與討論 |
| 作者： dsldsl 于 2006/6/7 3:25:00 發(fā)布：
畫了一個(gè)示意圖 ../uploadfile/200705160114023661.jpg
|
|
| 3樓： | >>參與討論 |
| 作者： computer00 于 2006/6/7 3:37:00 發(fā)布：
信號(hào)調(diào)理（例如輸入保護(hù)，弱信號(hào)放大，量程切換等） 和阻抗匹配都比較麻煩。 寬帶的東西，很不好做啊。 * - 本貼最后修改時(shí)間：2006-6-7 3:38:14 修改者：computer00 |
|
| 4樓： | >>參與討論 |
| 作者： dsldsl 于 2006/6/7 3:50:00 發(fā)布：
所以說模擬的部分最難了！ |
|
| 5樓： | >>參與討論 |
| 作者： 王紫豪 于 2006/6/7 16:43:00 發(fā)布：
模擬部分相當(dāng)難調(diào)啊，注意片子的帶寬， 另外采樣控制應(yīng)該放個(gè)fpga，用它控制采樣、存儲(chǔ)等！高速ad功率大啊 |
|
| 6樓： | >>參與討論 |
| 作者： 王紫豪 于 2006/6/7 16:44:00 發(fā)布：
一個(gè)數(shù)字存儲(chǔ)示波器的框圖！��！ http://www.bstcomp.com/bbs/Show.asp?id=233&BoardID=21&TB=1 * - 本貼最后修改時(shí)間：2006-6-7 20:36:28 修改者：王紫豪 |
|
| 7樓： | >>參與討論 |
| 作者： a12345678 于 2006/6/7 22:39:00 發(fā)布：
這里的信號(hào)放大還好處理，但是數(shù)字存儲(chǔ)芯片比較難找到 FPGA一般只能做到200~400MHZ |
|
| 8樓： | >>參與討論 |
| 作者： dsldsl 于 2006/6/7 22:57:00 發(fā)布：
＾＿＾ 樓上這位兄弟的貼的數(shù)字存儲(chǔ)示波器是多少帶寬，采樣率多少的？假如我是100M的信號(hào)，用正弦波的方式來計(jì)算，4、5個(gè)點(diǎn)是需要的吧！也就是說如果八位采樣的話，至少有400MByte/s的計(jì)算量，就打DSP一個(gè)周期完成一個(gè)加和一個(gè)乘的操作，DSP處理有點(diǎn)玄。我覺得應(yīng)該是用硬連線的FPGA來完成曲線的擬和等處理。 不過圖上的應(yīng)該就是能夠測(cè)試100M的示波器，好奇怪，DSP怎么能處理過來，難道我哪個(gè)地方想錯(cuò)了，還請(qǐng)王兄指點(diǎn)！還有更詳細(xì)的圖沒有，呵呵。。。 這個(gè)示波器如果想的不錯(cuò)的話，控制成本在600－700問題應(yīng)該不大，呵呵，這個(gè)價(jià)錢玩高速全定制的示波器真不錯(cuò)。 |
|
| 9樓： | >>參與討論 |
| 作者： computer00 于 2006/6/8 發(fā)布：
數(shù)字示波器應(yīng)該是從觸發(fā)點(diǎn)開始采樣固定長(zhǎng)度，然后再來處理 所以，實(shí)際上肯定是沒有按照實(shí)際輸入的那么多數(shù)據(jù)來處理的，而是采集了一段段的數(shù)據(jù)來處理，部分?jǐn)?shù)據(jù)并未采集。 這個(gè)跟模擬示波器有所不同。 再說了，現(xiàn)在的LCD刷新率更本不可能那么高的，即使你采集的速度再快，LCD顯示速度根本跟不上的， 所以應(yīng)該是采集一段數(shù)據(jù)，顯示，再采集一段數(shù)據(jù)，再顯示。關(guān)鍵是采集的時(shí)候速度要夠，然后可以慢慢分析的。 |
|
| 10樓： | >>參與討論 |
| 作者： tjsheep 于 2006/6/8 20:20:00 發(fā)布：
那個(gè)東東還有一些很重要的指標(biāo)，不是那么好做的 trig的穩(wěn)定性很難，時(shí)基的穩(wěn)定也很難，前端的寬帶放大不好作，尤其是小信號(hào)，估計(jì)做到最后也就100M以內(nèi)的帶寬了，咱們國(guó)家能人很多，到現(xiàn)在沒有普及，做不出來是有道理的 |
|
| 11樓： | >>參與討論 |
| 作者： tjsheep 于 2006/6/11 10:38:00 發(fā)布：
呵呵，想法是好的，道理是對(duì)的，方法是錯(cuò)的 沒有一步登天的事情，國(guó)內(nèi)做儀表的私企多了去了，很多企業(yè)都有很多年的積累，這個(gè)行業(yè)什么儀表高利潤(rùn)他們也知道，但是沒有國(guó)產(chǎn)的好儀器出來有很多原因，不說樓主技術(shù)是否能解決，就是有了好技術(shù)，能否賣出錢來也是問題，否則空談技術(shù)是沒有意義的。能做到合適的技術(shù)和合適的成本才是關(guān)鍵。 |
|
| 12樓： | >>參與討論 |
| 作者： enbed 于 2006/6/11 21:16:00 發(fā)布：
RE: 如果按照那個(gè)速度USB2。0傳輸有問題。 我們以前也想過： 下面MCU加FPGA，數(shù)據(jù)采集只能采集很短的時(shí)間，保存到SDRAM里面，再慢慢發(fā)到PC上顯示，查看。 如果下面的硬件使用FPGA,等這些東西很通用，通過上面PC對(duì)下面的采集進(jìn)行控制，軟變換電路，還是蠻誘人的。 |
|
| 13樓： | >>參與討論 |
| 作者： 老狼 于 2006/6/11 23:02:00 發(fā)布：
arm作不到 必須用FPGA,用PCI吧！ |
|
| 14樓： | >>參與討論 |
| 作者： makesoft 于 2006/6/12 14:23:00 發(fā)布：
不會(huì)吧，TEK的采樣速率最低是1G，怎么可能100M就采2~3點(diǎn)？ 樓主是不是了解的不清楚？ |
|
| 15樓： | >>參與討論 |
| 作者： danawa 于 2006/6/13 20:29:00 發(fā)布：
成本太高！ 采樣速率在1G以上ad器件的價(jià)格大概在8000元左右！ |
|
| 16樓： | >>參與討論 |
| 作者： fobyellow 于 2006/6/15 11:13:00 發(fā)布：
基本上可以用樣片解決 沒有必要用1GSPS的ADC，可以使用4片250MSPS的ADC比如AD9054等等。 時(shí)鐘用AD9511來產(chǎn)生，4個(gè)時(shí)鐘依次相移90度，這樣就可以實(shí)現(xiàn)1GSPS的實(shí)時(shí)采樣。 FPGA可用可不用，前提條件是要有個(gè)比較大的FIFO，比如269等等 這個(gè)話題我關(guān)注很久了…… 老兄有興趣的話可以交流下，我的email:fobyellow@sohu.com |
|
| 17樓： | >>參與討論 |
| 作者： fobyellow 于 2006/6/15 16:41:00 發(fā)布：
有沒有興趣合作啊？？ 我對(duì)這類話題特別感興趣，也曾作過不少的板子，硬件方面有能力搭建一個(gè)平臺(tái)出來，哪位感興趣的兄弟（最好是懂PC編程以及Labview驅(qū)動(dòng)編寫）可以聯(lián)系我，我們合作玩玩。 fobyellow@sohu.com |
|
| 18樓： | >>參與討論 |
| 作者： awey 于 2006/6/16 20:59:00 發(fā)布：
奈奎斯特定理是針對(duì)正弦波的 對(duì)100MHZ的方波，考慮到波形失真小，5倍諧波總要吧？按奈奎斯特定理， 采樣頻率就要1GHz，如果用8位的AD，用位傳輸?shù)姆绞剑║SB），傳輸率 要大于8GBit/S,USB2.0肯定是不夠的。 |
|
| 19樓： | >>參與討論 |
| 作者： a12345678 于 2006/6/17 7:45:00 發(fā)布：
fobyellow 的辦法不錯(cuò)，能夠有效降低最高數(shù)據(jù)速率 |
|
| 20樓： | >>參與討論 |
| 作者： fobyellow 于 2006/6/20 8:00:00 發(fā)布：
PC接口的傳輸速度并不是那么重要 通過設(shè)置適當(dāng)?shù)挠|發(fā)方式，可以避免將那些無用的數(shù)據(jù)傳輸?shù)絇C端，除非是想做長(zhǎng)時(shí)間的數(shù)據(jù)記錄儀，那就要取決于采集板卡的緩存大小了 |
|
| 21樓： | >>參與討論 |
| 作者： nethopper 于 2006/6/21 3:33:00 發(fā)布：
數(shù)字示波器聲稱的采樣頻率通常是對(duì)周期信號(hào)重復(fù)采樣而得 數(shù)字示波器聲稱的采樣頻率通常是對(duì)周期信號(hào)重復(fù)采樣然后合成而得，實(shí)際沒那么高，不信測(cè)測(cè)瞬態(tài)信號(hào)試試。另外，與模擬示波器不同，數(shù)字示波器并不能連續(xù)不間斷地長(zhǎng)期工作，因此計(jì)算USB的傳送速度時(shí)，應(yīng)按間歇傳輸計(jì)算。與此響應(yīng)的指標(biāo)還有數(shù)據(jù)刷新率。 |
|
| 22樓： | >>參與討論 |
| 作者： nethopper 于 2006/6/21 3:34:00 發(fā)布：
f df |
|
| 23樓： | >>參與討論 |
| 作者： nethopper 于 2006/6/21 3:35:00 發(fā)布：
asd ad |
|
| 24樓： | >>參與討論 |
| 作者： nethopper 于 2006/6/21 3:52:00 發(fā)布：
那位有能力作出高水準(zhǔn)的電路及外觀，本人提供軟件配套 |
|
| 25樓： | >>參與討論 |
| 作者： 陳雙君 于 2006/6/21 15:21:00 發(fā)布：
中國(guó)就是歷害 中國(guó)就是歷害 |
|
| 26樓： | >>參與討論 |
| 作者： 成教沒畢業(yè) 于 2006/6/24 9:50:00 發(fā)布：
那就成立一個(gè)小組,開源這個(gè)項(xiàng)目. 硬件一塊,軟件一塊,定時(shí)匯報(bào)進(jìn)度. 1.上位機(jī)軟件. a.usb的接收發(fā)送協(xié)議編寫 b.上位機(jī)可以控制下位機(jī), 2.下位機(jī)軟件 a.usb的接收發(fā)送協(xié)議編寫 b.接收上位機(jī)命令,并執(zhí)行 c.接收下位機(jī)鍵盤命令,并執(zhí)行 3.模擬前端設(shè)計(jì) a.開始目標(biāo)為20M 4.數(shù)字接口設(shè)計(jì) a.包括cpu,fpga的選型,電路設(shè)計(jì) |
|
| 27樓： | >>參與討論 |
| 作者： 過客無名 于 2006/7/15 9:29:00 發(fā)布：
14M以下的的示波器 用視頻處理芯片能達(dá)到14M吧 這樣一來,用視頻采集卡不久可以虛擬14M以下的的示波器哈 |
|
| 28樓： | >>參與討論 |
| 作者： 過客無名 于 2006/7/15 9:32:00 發(fā)布：
100M信號(hào) 還有一種7300的高速數(shù)據(jù)采集卡,好象可以采100M信號(hào),價(jià)格在幾K 這樣第一步就只需做簡(jiǎn)單的硬件改造和顯示處理軟件就可以了哈 |
|
| 29樓： | >>參與討論 |
| 作者： mpuhome 于 2006/7/15 20:12:00 發(fā)布：
別費(fèi)勁了 找我買一個(gè)好了 價(jià)格優(yōu)惠 root@51usb.com |
|
| 30樓： | >>參與討論 |
| 作者： qzhqzh 于 2006/8/6 9:26:00 發(fā)布：
fobyellow說得對(duì) fobyellow說得對(duì)，實(shí)際的示波器是使用多個(gè)低速AD按定時(shí)間間隔串行采樣后再組合的，1G采樣的芯片也是通過內(nèi)部多個(gè)低速AD定時(shí)時(shí)間間隔串行采樣的方法實(shí)現(xiàn)的。 AD之間的時(shí)間間隔要嚴(yán)格 |
|
| 31樓： | >>參與討論 |
| 作者： jhk 于 2006/8/11 16:17:00 發(fā)布：
關(guān)于自制100M帶寬虛擬示波器的想法 想法真好，要是早退休，又有足夠的資金，邊做邊玩比釣魚好呀。 精神支持，觀注，頂頂！ |
|
| 32樓： | >>參與討論 |
| 作者： yuntian 于 2006/8/17 16:45:00 發(fā)布：
這個(gè)是開源的, 有興趣來做做,軟件一直沒時(shí)間做. |
|
| 33樓： | >>參與討論 |
| 作者： wwg911 于 2006/8/22 15:49:00 發(fā)布：
希望大家以玩的心態(tài) 開誠(chéng)布公的搞這個(gè)課題！集體提高能力！ 功利心收一收，已干成功的朋友不要摻和，愿意的話適時(shí)地指導(dǎo)一二。 希望通過此課題徹底把示波器這個(gè)產(chǎn)業(yè)毀掉，每個(gè)人都能廉價(jià)地做出來。 即便最終流產(chǎn)，大家的收獲亦不可限量！ 謹(jǐn)祝成功。 |
|
| 34樓： | >>參與討論 |
| 作者： 老怪物 于 2006/8/30 23:07:00 發(fā)布：
呵呵.示波器價(jià)高主要是沒有量. |
|
| 35樓： | >>參與討論 |
| 作者： yuanjian79 于 2006/8/30 23:20:00 發(fā)布：
雙手支持，希望能做起來，不管能不能做成。 雙手支持，希望能做起來，不管能不能做成。 |
|
| 36樓： | >>參與討論 |
| 作者： edanzg 于 2006/9/5 0:37:00 發(fā)布：
re:如果有需要，模擬、pcb、電源這一塊我可以試試， 當(dāng)然，速度這么高的線路我也沒怎么搞過，可以嘗試性玩一下。 另外，對(duì)dsldsl朋友下面這段話深有同感。 dsldsl 發(fā)表于 2006-6-8 21:07 電測(cè)儀表 ←返回版面 ! 其實(shí)我覺得做不出來是有原因的：在國(guó)企的制度疆化，即使有能人也埋沒了。在私企中，片面追求經(jīng)濟(jì)效益，只注重短期利潤(rùn)，造成沒有能夠靜下心來，什么事情都是快馬加鞭，這種地方只有適者生存的竟?fàn)�，沒有能夠讓人靜下來搞研究的環(huán)境。 中國(guó)現(xiàn)在的發(fā)展已經(jīng)走到了一個(gè)十字路口，光搞大生產(chǎn)是不行的了，一定要做研發(fā)，一定要有核心技術(shù)，要不然就只有被別人牽著鼻了走，運(yùn)10的下馬，DVD的版權(quán)，IPTV天數(shù)的專利費(fèi)。。。。研發(fā)真的有那么難，讓我們?yōu)閯e人打工。深圳很有眼光，幾年前就開始大規(guī)模趕走三來一補(bǔ)，短期內(nèi)富了東莞，但是要相信深圳的末來。 我不相信我們中國(guó)人會(huì)比別人笨，實(shí)際上就我的感覺來看，中國(guó)人比其他國(guó)家的人還職明一點(diǎn)點(diǎn)，不過小職明多過大職明。 |
|
| 37樓： | >>參與討論 |
| 作者： teuton 于 2006/9/5 17:58:00 發(fā)布：
fobyellow 聯(lián)系一下。 這個(gè)問題我研究3年啦，我也是從事這一行的，有空聊聊， dengfengsmail@tom.com |
|
| 38樓： | >>參與討論 |
| 作者： adamzhao 于 2006/9/5 18:52:00 發(fā)布：
時(shí)間交疊采樣不是那么好做的～ 涉及到前端器件的增益的差異，ADC模擬前端的差異，時(shí)鐘抖動(dòng)。。。 AGILENT是把好多的time-interleaved ADCs放到同一塊兒硅片上了，而且經(jīng)過特殊工藝處理了，所以通過這個(gè)方法把采樣率提上去了（為此他們實(shí)驗(yàn)室的那個(gè)牛人還獲了一個(gè)大獎(jiǎng)）～ tek是利用ibm的半導(dǎo)體工藝把a(bǔ)dc的采樣率提高上去了～ 到NATIONAL SEMICONDUCTOR的網(wǎng)站上去找吧，里面有time-interleaved ADC的知識(shí)。 |
|
| 39樓： | >>參與討論 |
| 作者： adamzhao 于 2006/9/5 18:55:00 發(fā)布：
看一下這篇文章，AGILENT的��！ http://www.agilent.com/labs/news/2003features/fea_adc03.html The AGILENT Labs design combines 80 A-to-D converters, all time-interleaved on one chip.
|
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |