|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
每當碰到這樣的問題,我就暈了,不知道該如何分析了. |
| 作者：blackson 欄目：技術交流 |
如果a的第一個狀態(tài)值固定,那么輸出b是什么呢,與門的另一個輸入值又是多少呢,很是沒有辦法,找不到感覺去分析它,懇請老師指導. |
| 2樓： | >>參與討論 |
| 作者： awey 于 2006/8/10 14:16:00 發(fā)布：
我也暈~~~ 這也叫電路 就叫它陷阱電路，只要a或b有一個為0，則觸發(fā)后b將永遠為0 好像又不對，DFF的其他腳呢？ ~~~~~~~~~~~``~` |
|
| 3樓： | >>參與討論 |
| 作者： blackson 于 2006/8/10 14:20:00 發(fā)布：
111 假設其它腳是連接好的,主要的方向是輸入和輸出的分析,請路過的高手務必寫上兩句金言,拜托了,謝謝了. |
|
| 4樓： | >>參與討論 |
| 作者： blackson 于 2006/8/10 15:04:00 發(fā)布：
沒有人幫忙回答嗎，是不是顯的太簡單了． |
|
| 5樓： | >>參與討論 |
| 作者： tuwen 于 2006/8/11 8:41:00 發(fā)布：
只有靠PRN才能從陷阱里跳出來 |
|
| 6樓： | >>參與討論 |
| 作者： 赤鑄 于 2006/8/11 12:11:00 發(fā)布：
不是會不會,而是肯不肯 把 a,PRN,CLRN 所有可能的初始狀態(tài)組合全部列出來 然后重復加 CLK (同步控制信號), 看各點的每一步變化 可能的情況無外乎: 輸出來回翻轉或最終固定在一個狀態(tài) 對于后者, 再看施加異步控制信號 (PRN,CLRN) 后怎么變 |
|
| 7樓： | >>參與討論 |
| 作者： wahahacat 于 2006/8/11 12:14:00 發(fā)布：
我和樓上一個想法. |
|
| 8樓： | >>參與討論 |
| 作者： hschina 于 2006/8/11 13:17:00 發(fā)布：
我的猜測 估計這不是樓主設計的硬件圖，而是HDL語言綜合后的結果。 估計源程序是按照下面的方式寫的： …… D<=A AND Q; PROCESS(CLK,D) BEGIN IF (CLK'EVENT AND CLK='1') THEN Q<=D; END IF …… END PROCESS; …… 這樣寫的源程序就一定會綜合出樓主上邊的電路圖。而且綜合的時候一定會給出Q恒等于零的警告！ 我看樓主還是說明一下你的設計意圖，讓大家改進你的HDL源程序比較好，單純討論這個圖沒有任何意義。 |
|
| 9樓： | >>參與討論 |
| 作者： conwh 于 2006/8/11 13:41:00 發(fā)布：
應該是D觸發(fā)器 |
|
| 10樓： | >>參與討論 | ||||||||||||
| 作者： 平常人 于 2006/8/11 14:43:00 發(fā)布：
就是一個D觸發(fā)器 DFF = D Flip Flop這個電路很簡單： 真值表一
真值表二
基于這兩點，本電路只有在一種情況下有意義，即PRN的低電平預置Q=1，然后當a變低后，在下次時鐘的上升沿時，輸出b就變低，并不再隨a的變化而變化直至下次PRN又變?yōu)榈汀?br> * - 本貼最后修改時間：2006-8-12 8:32:34 修改者：平常人 |
|||||||||||||
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |