|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于EPM7128的供電電平選擇 |
| 作者：aray2000 欄目：EDA技術(shù) |
人最近要用EPM7128S這個(gè)型號(hào)的CPLD來設(shè)計(jì)電路板， 主要是用它來擴(kuò)展ARM芯片（型號(hào)是S3C44B0X)的IO口。 我的疑問是，對(duì)于EPM7128S而言， VCCINT是內(nèi)核邏輯與輸入緩沖的供電，要求與5.0V電源相連。 VCCIO是輸出驅(qū)動(dòng)的供電，根據(jù)輸出的需要選擇接3.3V.html">3.3V或者5.0v。 VCCINT除了給內(nèi)核邏輯供電外，它還決定了輸入緩沖的電平范圍？由此VCCINT接5v時(shí)，輸入應(yīng)該可以兼容3.3/5v吧？ 是否也就是說，VCCIO實(shí)際上只管IO口的輸出電平范圍呢？ 我設(shè)計(jì)的板用 EPM7128S來擴(kuò)展44B0X的IO數(shù)。所以EPM7128S的一部分IO引腳用來接到44B0X的數(shù)據(jù)和地址總線。 剩下的IO口對(duì)外圍５V器件驅(qū)動(dòng)控制�！∮捎�44B0X的IO是3.3V的， 為了同時(shí)兼容44b0x總線和外圍５V器件，我理解應(yīng)該是讓VCCIO接3.3V.html">3.3V吧？ 那如果要用EPM7128S來驅(qū)動(dòng)5V的TTL門，因?yàn)樗敵鍪?a target="_blank" href="http://m.58mhw.cn/icstock/508/3.3V.html">3.3V電平，所以可以直接兼容。但是如果驅(qū)動(dòng)5V的CMOS門，那么就應(yīng)該用上拉電阻拉到+5V處才可以了。 但是，文章提到，這種情況下，“邏輯反向了”。 可以給我解釋一下這點(diǎn)嗎？ 另外，在EPM7128S的文檔里面雖然提到了Open-Drain OUTPUT Option�。ㄩ_漏輸出選項(xiàng)），但是并沒說什么情況下，IO口才是類似于OC門的“開漏輸出”， 是不是當(dāng)VCCIO接3.3V的時(shí)候，IO輸出就是“開漏輸出”呢？ 參考文獻(xiàn)：EPM7128在TMS320LF2407A系統(tǒng)中電平轉(zhuǎn)換的應(yīng)用 http://www.21ic.com/news/html/75/show8556.htm |
| 2樓： | >>參與討論 |
| 作者： lonlmjs 于 2006/7/5 8:32:00 發(fā)布：
一樣的問題 哪位高手解釋一下啊。 |
|
|
|
| 免費(fèi)注冊(cè)為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |