|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產業(yè) | CAN-bus/DeviceNe |
有用過Vertex 4的朋友嗎？時鐘問題請教 |
| 作者：yufeihe2000 欄目：EDA技術 |
我用的xc4v100-ff1148的片子，把幾個 N_GC-LC腳設為時鐘管教，總是報錯： Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site The clock IOB component <CLK_33M_INPUT> is placed at site IOB_X1Y84. The clock IO site can use the FAST path between the IO and the Clock buffer/GCLK if the IOB is placed in the MASTER Clock IOB Site. If this sub optimal condition is acceptable for this design you may set the environment variable XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING to demote this message to a WARNING and allow your design to continue.``` 所說的環(huán)境變量怎么設置?` |
| 2樓： | >>參與討論 |
| 作者： dandynee 于 2006/6/27 12:15:00 發(fā)布：
re set the environment variable XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING 在環(huán)境變量里設置它為1 這樣就把這個error變成warning 可以繼續(xù) |
|
|
|
| 免費注冊為維庫電子開發(fā)網會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |