|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請教各位大蝦,什么叫閉鎖效應(yīng)(latch-up) |
| 作者：ljm100000 欄目：技術(shù)交流 |
如題! |
| 2樓： | >>參與討論 |
| 作者： highway 于 2006/6/7 14:49:00 發(fā)布：
latch-up 靜電是一種看不見的破壞力，會對電子元器件產(chǎn)生影響。ESD 和相關(guān)的電壓瞬變都會引起閂鎖效應(yīng)（latch-up）是半導(dǎo)體器件失效的主要原因之一。如果有一個強(qiáng)電場施加在器件結(jié)構(gòu)中的氧化物薄膜上，則該氧化物薄膜就會因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會由于大電流而損壞，并會由于浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。 CMOS 器件因閂鎖效應(yīng)特別容易損壞，因?yàn)殡姼袝谄骷募纳娙葜欣鄯e。另外，氧化物材料中任何原子一級的缺陷都會降低氧化物層的介電強(qiáng)度，使器件很容易因靜電電壓而失效。 |
|
| 3樓： | >>參與討論 |
| 作者： chunyang 于 2006/6/7 14:51:00 發(fā)布：
看我的Blog 我寫過專門的文章詮釋。 |
|
| 4樓： | >>參與討論 |
| 作者： ljm100000 于 2006/6/8 12:15:00 發(fā)布：
謝謝 |
|
| 5樓： | >>參與討論 |
| 作者： chunyang 于 2006/6/8 18:43:00 發(fā)布：
多謝awey朋友的解答 |
|
| 6樓： | >>參與討論 |
| 作者： iC921 于 2006/6/9 9:35:00 發(fā)布：
學(xué)習(xí)了 highway 發(fā)表于 2006-6-7 14:49 技術(shù)交流 ←返回版面 latch-up 靜電是一種看不見的破壞力，會對電子元器件產(chǎn)生影響。ESD 和相關(guān)的電壓瞬變都會引起閂鎖效應(yīng)（latch-up）是半導(dǎo)體器件失效的主要原因之一。如果有一個強(qiáng)電場施加在器件結(jié)構(gòu)中的氧化物薄膜上，則該氧化物薄膜就會因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會由于大電流而損壞，并會由于浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。 CMOS 器件因閂鎖效應(yīng)特別容易損壞，因?yàn)殡姼袝谄骷募纳娙葜欣鄯e。另外，氧化物材料中任何原子一級的缺陷都會降低氧化物層的介電強(qiáng)度，使器件很容易因靜電電壓而失效。 |
|
| 7樓： | >>參與討論 |
| 作者： Ken2001 于 2006/6/9 10:00:00 發(fā)布：
樓上你學(xué)習(xí)個P啊。 那個Highway就是個什么都不懂的白癡。 閂鎖效應(yīng)指的是觸發(fā)CMOS電路的寄生可控硅。 |
|
| 8樓： | >>參與討論 |
| 作者： Bingoes 于 2006/6/14 23:35:00 發(fā)布：
嘿嘿 記得很久以前，去一個公司面試的時候接受書面測試，就有道題說： 該如何避免latch-up現(xiàn)象的發(fā)生？（大概是這個意思） 這個問題一直以來我都沒有得到解答，今天總算是撥云見日了。。。 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |