|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
有問題請教,關(guān)于整型數(shù)據(jù)的應(yīng)用 |
| 作者：wy17416 欄目：EDA技術(shù) |
因?yàn)樵瓉矶x數(shù)據(jù)類型時(shí),大多是用std_logic型的.現(xiàn)在用到integer,編譯出錯(cuò).想向各位大俠請教. library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity variable_m is PORT(clk,cr:in std_logic; i:in integer range 0 to 14; y:out integer range 0 to 15); end variable_m; architecture a of variable_m is signal fpq:integer range 0 to 15; signal k:integer range 0 to 14; begin p1:PROCESS(clk,i,cr) begin k<=i; if cr='0' then fpq<=0; elsif (clk'event and clk='1') then if (fpq=15-k) then fpq<=0; else fpq<=fpq+1; end if; end if; y<=fpq; end PROCESS p1; end a; |
| 2樓： | >>參與討論 |
| 作者： boy364 于 2006/5/28 19:16:00 發(fā)布：
這個(gè)不能綜合吧 |
|
| 3樓： | >>參與討論 |
| 作者： noahid 于 2006/5/28 21:28:00 發(fā)布：
試試其他編譯器 fpq=15-k 這個(gè)有問題 把15-k分開寫. 試試另外的編譯器，quartusII下編譯通過 支持度問題 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |