|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產業(yè) | CAN-bus/DeviceNe |
再發(fā)經典：layout的經驗總結 |
| 作者：rickyice 欄目：IC設計 |
布局前的準備: 1 查看捕捉點設置是否正確.08工藝為0.1,06工藝為0.05,05工藝為0.025. 2 Cell名稱不能以數字開頭.否則無法做DRACULA檢查. 3 布局前考慮好出PIN的方向和位置 4 布局前分析電路，完成同一功能的MOS管畫在一起 5 對兩層金屬走向預先訂好。一個圖中柵的走向盡量一致，不要有橫有豎。 6 對pin分類,vdd,vddx注意不要混淆,不同電位(襯底接不同電壓)的n井分開.混合信號的電路尤其注意這點. 7 在正確的路徑下(一般是進到~/opus)打開icfb. 8 更改cell時查看路徑,一定要在正確的library下更改,以防copy過來的cell是在其他的library下,被改錯. 9 將不同電位的N井找出來. 布局時注意: 10 更改原理圖后一定記得check and save 11 完成每個cell后要歸原點 12 DEVICE的 個數 是否和原理圖一至(有并聯的管子時注意)；各DEVICE的尺寸是否和原理圖一至。一般在拿到原理圖之后，會對布局有大概的規(guī)劃，先畫DEVICE，(DIVECE之間不必用最小間距,根據經驗考慮連線空間留出空隙)再連線。畫DEVICE后從EXTRACTED中看參數檢驗對錯。對每個DEVICE器件的各端從什么方向,什么位置與其他物體連線 必須 先有考慮(與經驗及floorplan的水平有關). 13 如果一個cell調用其它cell，被調用的cell的vssx,vddx,vssb,vddb如果沒有和外層cell連起來，要打上PIN,否則通不過diva檢查.盡量在布局低層cell時就連起來。 14 盡量用最上層金屬接出PIN。 15 接出去的線拉到cell邊緣,布局時記得留出走線空間. 16 金屬連線不宜過長； 17 電容一般最后畫，在空檔處拼湊。 18 小尺寸的mos管孔可以少打一點. 19 LABEL標識元件時不要用y0層，mapfile不認。 20 管子的溝道上盡量不要走線;M2的影響比M1小. 21 電容上下級板的電壓注意要均勻分布；電容的長寬不宜相差過大。可以多個電阻并聯. 22 多晶硅柵不能兩端都打孔連接金屬。 23 柵上的孔最好打在柵的中間位置. 24 U形的mos管用整片方形的柵覆蓋diff層,不要用layer generation的方法生成U形柵. 25 一般打孔最少打兩個 26 Contact面積允許的情況下,能打越多越好,尤其是input/output部分,因為電流較大.但如果contact阻值遠大于diffusion則不適用.傳導線越寬越好,因為可以減少電阻值,但也增加了電容值. 27 薄氧化層是否有對應的植入層 28 金屬連接孔可以嵌在diffusion的孔中間. 29 兩段金屬連接處重疊的地方注意金屬線最小寬度 30 連線接頭處一定要重疊，畫的時候將該區(qū)域放大可避免此錯誤。 31 擺放各個小CELL時注意不要擠得太近，沒有留出走線空間。最后線只能從DEVICE上跨過去。 32 Text2,y0層只是用來做檢查或標志用,不用于光刻制造. 33 芯片內部的電源線/地線和ESD上的電源線/地線分開接;數模信號的電源線/地線分開。 34 Pad的pass窗口的尺寸畫成整數90um. 35 連接Esd電路的線不能斷，如果改變走向不要換金屬層 36 Esd電路中無VDDX,VSSX,是VDDB,VSSB. 37 PAD和ESD最好使用M1連接，寬度不小于20um;使用M2連接時,pad上不用打VIA孔,在ESD電路上打。 38 PAD與芯片內部cell的連線要從ESD電路上接過去。 39 Esd電路的SOURCE放兩邊，DRAIN放中間。 40 ESD的D端的孔到poly的間距為4,S端到poly的間距為^+0.2.防止大電流從D端進來時影響poly. 41 ESD的pmos管與其他ESD或POWER的nmos管至少相距70um以上。 42 大尺寸的pmos/nmos與其他nmos/pmos(非powermos和ESD)的間距不夠70um時,但最好不要小于50um,中間加NWELL,打上NTAP. 43 NWELL和PTAP的隔離效果有什么不同?NWELL較深,效果較好. 44 只有esd電路中的管子才可以用2*2um的孔.怎么判斷ESD電路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二極管的作用. 45 擺放ESD時nmos擺在最外緣,pmos在內. 46 關于匹配電路，放大電路不需要和下面的電流源匹配。什么是匹配？使需要匹配的管子所處的光刻環(huán)境一樣。 匹配分為橫向，縱向，和中心匹配。 1221為縱向匹配，12為中心匹配（把上方1轉到下方1時，上方2也達到下方2位置） 21 中心匹配最佳。 47 尺寸非常小的匹配管子對匹配畫法要求不嚴格.4個以上的匹配管子,局部和整體都匹配的匹配方式最佳. 48 在匹配電路的mos管左右畫上DUMMY,用poly,poly的尺寸與管子尺寸一樣,DUMMY與相鄰的第一個poly gate的間距等于poly gate之間的間距. 49 電阻的匹配，例如1，2兩電阻需要匹配，仍是1221等方法。電阻DUMMY兩頭接地vssx。 50 Via不要打在電阻體,電容(poly)邊緣上面. 51 05工藝中RESISTOR層只是做檢查用 52 電阻連線處孔越多,各個VIA孔的電阻是并聯關系,孔形成的電阻變小. 53 電阻的DUMMY是保證處于邊緣的電阻與其他電阻蝕刻環(huán)境一樣. 54 電容的匹配，值，接線，位置的匹配。 55 電阻連接FUSE的pad的連線要稍寬,因為通過的電流較大.FUSE的容絲用最上層金屬. 56 關于powermos ① powermos一般接pin，要用足夠寬的金屬線接， ② 幾種縮小面積的畫法。 ③ 柵的間距？無要求。柵的長度不能超過100um 57 POWER mos要考慮瞬時大電流通過的情況,保證電流到達各處的路徑的電阻相差不大.(適應所有存在大電流通過的情況). 58 金屬層DUMMY要和金屬走向一致，即如果M2橫走，M2的DUMMY也是橫走向 59 低層cell的pin,label等要整齊,and不要刪掉以備后用. 60 匹配電路的柵如果橫走，之間連接用的金屬線會是豎走，用金屬一層，和規(guī)定的金屬走向一致。 61 不同寬度金屬連接的影響？整個layout面積較大時影響可忽略. 62 輸出端節(jié)電容要小.多個管子并聯,有一端是輸出時注意做到這點. 63 做DRACULA檢查時,如果先運行drc,drc檢查沒有完畢時做了lvs檢查,那么drc檢查的每一步會比lvs檢查的每一步快;反之,lvs會比drc快. 64 最終DRACULA通過之后在layout圖中空隙處加上ptap,先用th |
| 2樓： | >>參與討論 |
| 作者： sheepyang 于 2006/3/15 13:45:00 發(fā)布：
不錯 收藏。 |
|
| 3樓： | >>參與討論 |
| 作者： eye00 于 2006/3/15 19:17:00 發(fā)布：
很好 |
|
| 4樓： | >>參與討論 |
| 作者： mxing83 于 2006/3/17 16:27:00 發(fā)布：
難得 難得啊,希望前輩們多多指導,中國IC才有前途嘛 收藏了 |
|
| 5樓： | >>參與討論 |
| 作者： rickyice 于 2006/3/17 18:33:00 發(fā)布：
re thanks |
|
| 6樓： | >>參與討論 |
| 作者： xusnwise 于 2006/3/17 19:20:00 發(fā)布：
very useful things it is so GOOD. thanks rickyice |
|
| 7樓： | >>參與討論 |
| 作者： bluepie 于 2006/3/21 16:56:00 發(fā)布：
頂 哇，好文，頂 |
|
| 8樓： | >>參與討論 |
| 作者： sdaniu 于 2006/3/22 0:06:00 發(fā)布：
表示關注 做個記號，有空好好拜讀 |
|
| 9樓： | >>參與討論 |
| 作者： ghw98855 于 2006/3/26 14:06:00 發(fā)布：
GOOD |
|
| 10樓： | >>參與討論 |
| 作者： flight001 于 2006/3/27 13:36:00 發(fā)布：
收藏 |
|
| 11樓： | >>參與討論 |
| 作者： rickyice 于 2006/3/28 8:09:00 發(fā)布：
re up |
|
| 12樓： | >>參與討論 |
| 作者： 長空游魚 于 2006/3/28 8:41:00 發(fā)布：
好 好 早看了就不會出那麼多錯了 謝謝!! |
|
| 13樓： | >>參與討論 |
| 作者： rickyice 于 2006/4/2 21:02:00 發(fā)布：
up up |
|
| 14樓： | >>參與討論 |
| 作者： ztp_zyy9 于 2006/4/11 20:33:00 發(fā)布：
全部看完了，謝謝斑竹的好意 總體上來說，還是寫的不錯，就是有個別地方好像不對。而且簡單，有的結論，是必須在一定的限制條件下才成立。 比如：做DRACULA檢查時開兩個窗口,一個用于lvs,一個用于drc.可同時進行,節(jié)省時間. 教會我怎么節(jié)約時間 電阻的長度畫越長越省面積？？ 多晶硅柵不能兩端都打孔連接金屬？？ |
|
| 15樓： | >>參與討論 |
| 作者： tntcnn 于 2006/4/20 15:43:00 發(fā)布：
好 �。。�！ |
|
| 16樓： | >>參與討論 |
| 作者： pig1 于 2006/4/20 16:43:00 發(fā)布：
very dood!! 找了好久才找到一篇這樣的好文章 得仔細看一看 |
|
| 17樓： | >>參與討論 |
| 作者： zhbz 于 2006/4/21 13:40:00 發(fā)布：
收藏 好 收藏 |
|
| 18樓： | >>參與討論 |
| 作者： liuzs755 于 2006/4/23 22:10:00 發(fā)布：
mark mark |
|
|
|
| 免費注冊為維庫電子開發(fā)網會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |