|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
PLL穩(wěn)定性求助 |
| 作者：zixim 欄目：IC設(shè)計 |
仿真一個普通二階無源CPPLL，5V供電時CP電壓呈欠阻尼振蕩，趨于收斂；但3V供電時，CP電壓呈振蕩狀態(tài)，且幅度有逐漸緩慢增長之勢，似乎趨于發(fā)散，因仿真時間過長，作了300us仿真，未繼續(xù)作更長時間仿真。請問可能是何問題導(dǎo)致3V供電時系統(tǒng)不穩(wěn)定，修正的思路又如何？ 該電路已流片驗證，其實際測量情況為，5V時可以工作，3V時頻率不穩(wěn)，不可用，從示波器中看眼圖，可以看到頻率變化很大，不可接受；而5V工作時的眼圖中表現(xiàn)出來的頻率變化范圍則在可以接受的范圍。 不知單端環(huán)形VCO的Kvco如何計算，只是按照100M初步計算了ζ值，似乎也大于1 |
| 2樓： | >>參與討論 |
| 作者： mosan 于 2006/3/27 14:05:00 發(fā)布：
老大，真佩服你 仿真沒做完就敢流片。 單端的VCO的gain應(yīng)該于VDD有關(guān)�？赡苁荊ain不同導(dǎo)致環(huán)路增益不同，進(jìn)而相位不足導(dǎo)致不收斂。 |
|
| 3樓： | >>參與討論 |
| 作者： zixim 于 2006/3/27 17:33:00 發(fā)布：
不好意思，寫錯了 不好意思，寫錯了 是雙端的VCO，看看3V供電時的仿真結(jié)果，發(fā)現(xiàn)Kvco=50M左右，如此ζ約為0.5 請問接著如何分析這個不收斂的問題？相位不足何解？ * - 本貼最后修改時間：2006-3-28 10:28:01 修改者：zixim |
|
| 4樓： | >>參與討論 |
| 作者： flushrat 于 2006/3/27 19:00:00 發(fā)布：
主題：PLL穩(wěn)定性求助 分別看看3V，5V的kvco 是不是變化很大 |
|
| 5樓： | >>參與討論 |
| 作者： zixim 于 2006/3/28 17:22:00 發(fā)布：
Kvco 仿真結(jié)果： 3V供電時，Kvco約50M 5V供電時，Kvco約100M 還沒有看Icp隨電源電壓如何變化，前面的ζ可能算得不對 |
|
| 6樓： | >>參與討論 |
| 作者： zixim 于 2006/3/29 11:21:00 發(fā)布：
繼續(xù)測試 發(fā)現(xiàn)仿真時電源噪聲帶來的Jitter 和實際測試中電源的Jitter差不多 |
|
| 7樓： | >>參與討論 |
| 作者： boris 于 2006/3/29 21:00:00 發(fā)布：
盡量測試一下各模塊的增益 想辦法測試一下各模塊的增益，包括PFD、CP（含電流和R、C值）、VCO增益。電路實際增益與仿真結(jié)果可能會有差異。確定了這個差異后，再來分析PLL的穩(wěn)定性問題。 |
|
| 8樓： | >>參與討論 |
| 作者： zixim 于 2006/3/30 9:12:00 發(fā)布：
to boris 子模塊的pin點沒有引出，增益似乎無法測量。 |
|
| 9樓： | >>參與討論 |
| 作者： cloudjob99 于 2006/4/1 22:36:00 發(fā)布：
能告訴我的你的FILTER的電容是多少嗎 你應(yīng)該先分析整個系統(tǒng)函數(shù)，呵呵。 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |