|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于進(jìn)程語(yǔ)句的一個(gè)問(wèn)題 |
| 作者：Lostkid 欄目：EDA技術(shù) |
本人剛開(kāi)始用VHDL不久， 最近遇到一個(gè)問(wèn)題， 在一個(gè)進(jìn)程語(yǔ)句中， 有沒(méi)有辦法同時(shí)檢測(cè)一個(gè)信號(hào)的上升沿和下降沿呢？ 我在使用的時(shí)候一直報(bào) Clock edge is too complex的錯(cuò)誤。 望大俠指點(diǎn)。 |
| 2樓： | >>參與討論 |
| 作者： computer00 于 2006/3/16 11:14:00 發(fā)布：
好象不能上下沿都用的 |
|
| 3樓： | >>參與討論 |
| 作者： 吳明詩(shī) 于 2006/3/16 12:05:00 發(fā)布：
你用個(gè)非門，與門，寄存器就可以了 檢驗(yàn)上升沿的方法，輸入分兩路，一路通過(guò)寄存器，寄存器的輸出通過(guò)非門與另一路輸入信好相與。有上升沿的時(shí)候，與門就會(huì)有一個(gè)與寄存器的clk同寬的高電平 |
|
| 4樓： | >>參與討論 |
| 作者： 吳明詩(shī) 于 2006/3/16 12:08:00 發(fā)布：
同一個(gè)進(jìn)程不能既上升又下降，想想就知道了沒(méi)有電路能實(shí)現(xiàn) |
|
| 5樓： | >>參與討論 |
| 作者： 吳明詩(shī) 于 2006/3/16 14:04:00 發(fā)布：
監(jiān)測(cè)下降沿與上面方法差不多 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |