|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
uc/os-II中的時鐘節(jié)拍中斷的中斷優(yōu)先級 |
| 作者：xj158 欄目：嵌入式系統(tǒng) |
是最高還是最低？還是與定時器的默認中斷優(yōu)先級一樣？ |
| 2樓： | >>參與討論 |
| 作者： xj158 于 2005/10/20 15:48:00 發(fā)布：
請求指導(dǎo)一下啊，很迷茫 |
|
| 3樓： | >>參與討論 |
| 作者： zhuph 于 2005/10/20 17:17:00 發(fā)布：
可以設(shè)定吧 是不是可以通過設(shè)置中斷什么什么寄存器來設(shè)定 |
|
| 4樓： | >>參與討論 |
| 作者： cmswc 于 2006/3/4 12:16:00 發(fā)布：
我來告訴你 OSTickISR()只是一個中斷，它是在每一個時鐘節(jié)拍時自動觸發(fā)一次中斷，沒有優(yōu)先級的問題！ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |