|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
CPLD電平問題的我的結論 |
| 作者：hschina 欄目：技術交流 |
這是手冊上的另一張圖，我認為依據(jù)這張圖，可以肯定現(xiàn)在輸出3.5V是正常的。歡迎大家繼續(xù)砸磚！
|
| 2樓： | >>參與討論 |
| 作者： zcs_1 于 2006/3/3 13:33:00 發(fā)布：
早看到這張圖就沒那么多問題了 其實按邏輯來看，大于2.4就可以了 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |