|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
本人鄭重宣布加入“CPLD/FPGA菜鳥團隊” |
| 作者：javie 欄目：EDA技術 |
跟信通的一個小哥哥借了塊很簡單的開發(fā)板，用的是MAX7128S 經(jīng)過幾天的奮戰(zhàn)，成功的寫了一個21點游戲的小玩意 非常有成就感 決意加入“CPLD/FPGA菜鳥團隊” 鼓掌。。。 |
| 2樓： | >>參與討論 |
| 作者： 雷風 于 2006/1/7 13:42:00 發(fā)布：
歡迎 |
|
| 3樓： | >>參與討論 |
| 作者： javie 于 2006/1/7 13:49:00 發(fā)布：
謝謝您的歡迎 以后有不會的問題我會向您請教！ 希望您來帶帶我這個菜鳥 |
|
| 4樓： | >>參與討論 |
| 作者： computer00 于 2006/1/7 13:51:00 發(fā)布：
俺會用7128來做流水燈，嘿嘿。。。 |
|
| 5樓： | >>參與討論 |
| 作者： javie 于 2006/1/7 14:22:00 發(fā)布：
俺在網(wǎng)上找了個程序 |
|
| 6樓： | >>參與討論 |
| 作者： javie 于 2006/1/7 14:23:00 發(fā)布：
華清遠見論壇里的一個教程上的 MODULE Blcakjack(Card_rdy,Card_value, Request_card,Won,Lost,Clock); input Card_rdy,Clock; input [0:3] Card_value; OUTPUT Request_card,Lsot,Won; reg Request_card,Lost,Won; parameter INITIAL_ST=0,GETCARD_ST=1, REMCARD_ST=2,ADD_ST=3,CHECK_ST=4, WIN_ST=5,BACKUP_ST=6,LOST_ST=7; reg [0:2] BJ_state; reg [0:3] Current_card_value; reg [0:4] Total; reg Ace_as_11; always @(negedge Clock) case (BJ_state) INITIAL_ST: begin Total=0; Ace_as_11=0; Won=0; Lost=0; BJ_state=GETCARD_ST end GETCARD_ST: begin Request_card=1; if (Card_rdy) begin Current_card_value=Card_value BJ_state=REMCARD_ST end end REMCARD_ST: if (Card_rdy) Request_card=0; else BJ_state=ADD_ST; ADD_ST; begin if(-Ace_as_11 && Current_card_value) begin Current_card_value=11; Ace_as_11=1; end Total=Total+Current_card_value; BJ_state=CHECK_ST; end CHECK_ST: if(Total<17) BJ_state=GETCARD_ST; else begin if(Total<22) BJ_state=WIN_ST; else BJ_state=BACKUP_ST; end BACKUP_ST: if (Ace_as_11) begin Total=Total-10; Ace_as_11=0; BJ_state=CHECK_ST; end else BJ_state=LOST_ST; LOST_ST: begin Lost=1; Request_card=1; if (Card_rdy) BJ_state=INITIAL_ST; end WIN_ST: begin Won=1 Request_card=1; if (Card_rdy) BJ_state=INITIAL_ST; end endcase endMODULE //game over |
|
| 7樓： | >>參與討論 |
| 作者： javie 于 2006/1/7 14:26:00 發(fā)布：
俺的學習過程 先把Quartus下下來，然后自己就搗弄流水燈 搗弄了倆小時，流水燈出來了 然后去網(wǎng)上找Verilog HDL的教程 又花了倆小時把一共13章的教程給大體上看了一下 然后閉著眼睛把人家那個教程上的21點程序給背了出來 嘿嘿~~ 蠻好玩的。。 其實有時候好多人學東東都是從抄襲開始滴。。。 俺是抄襲大王。。。 |
|
| 8樓： | >>參與討論 |
| 作者： javie 于 2006/1/7 14:27:00 發(fā)布：
另外俺感謝21IC上一個小哥哥把Quartus II的簡單教程發(fā)給了俺 非常感謝 來北京俺一定請你吃飯 雖然你發(fā)給俺以前俺已經(jīng)找到了那個教程，呵呵~~ |
|
| 9樓： | >>參與討論 |
| 作者： yadog 于 2006/1/8 12:56:00 發(fā)布：
re hoho 還是比較快的 俺看qii的e文教程都看了好長時間 |
|
| 10樓： | >>參與討論 |
| 作者： 雷風 于 2006/1/8 23:09:00 發(fā)布：
太快了 不是好兆頭 學習要循序漸進 除非以前有一定基礎 |
|
| 11樓： | >>參與討論 |
| 作者： 謝紅晨 于 2006/2/13 11:20:00 發(fā)布：
請教"雷風" |
|
| 12樓： | >>參與討論 |
| 作者： 謝紅晨 于 2006/2/13 11:26:00 發(fā)布：
請教"雷風" 請教雷風, 我是一名初學者,初步學了一下VHDL,現(xiàn)在感到有點迷茫,不知道搞CPLD/FPGA要哪些基礎? |
|
| 13樓： | >>參與討論 |
| 作者： fiann 于 2006/2/14 9:39:00 發(fā)布：
我也是一個菜鳥 |
|
| 14樓： | >>參與討論 |
| 作者： 乖乖兔 于 2006/2/14 10:41:00 發(fā)布：
也想學一下 網(wǎng)上下了個CPLD的電路板 也不知道可不可以用 實驗扳外邊一般賣多少錢的呀 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |