|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
xclk,cclk,wr,oe到底是什么樣的時(shí)間關(guān)系？ |
| 作者：aoshi 欄目：ARM技術(shù) |
做了個(gè)測(cè)試，結(jié)果出了很多問(wèn)題，請(qǐng)周工幫忙 1。用示波器測(cè)量時(shí)，wr，oe的寬度不會(huì)發(fā)生變化。就是改變cclk的值再分別測(cè)量wr和oe，他們的寬度都不變。而且在波形匹配上，cclk和wr、oe的波形和書上描述的也不一樣. 另外，從示波器上看到的wr波形很差，高電平有3。4左右，而低電平在2左右，這個(gè)是為什么？ 2。cclk和xclk到底是個(gè)什么關(guān)系？書上說(shuō)的是cclk是經(jīng)過(guò)pll后給cpu的時(shí)鐘，那xclk呢？從資料上看，xclk是給外部存儲(chǔ)器做時(shí)鐘用的，它還有什么其他用處？ 請(qǐng)幫忙，謝謝！ * - 本貼最后修改時(shí)間：2005-7-29 9:09:23 修改者：aoshi |
| 2樓： | >>參與討論 |
| 作者： aoshi 于 2005/7/29 8:32:00 發(fā)布：
還有 ，關(guān)于最大頻率的問(wèn)題 如果按照書上介紹的那樣，使用pll后最大60MHZ的cclk頻率。 可我將PLLCFG改成0x27也能工作（11。0592的外部晶振）由M=cclk/Fosc可得cclk的頻率都到了88MHz了 |
|
| 3樓： | >>參與討論 |
| 作者： autofm 于 2005/9/7 9:05:00 發(fā)布：
我也想知道XCLK和CCLK的關(guān)系，請(qǐng)周公給解釋一下 |
|
| 4樓： | >>參與討論 |
| 作者： lymbgd 于 2005/9/28 11:59:00 發(fā)布：
xclk和晶振什么關(guān)系書上也沒講？ * - 本貼最后修改時(shí)間：2005-9-28 13:02:11 修改者：lymbgd |
|
| 5樓： | >>參與討論 |
| 作者： yutu2 于 2006/2/2 11:22:00 發(fā)布：
XCLK我也想知道 這個(gè)很重要，最好有人能講講 |
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |