|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
精通FPGA的大俠看過來:如何理解這句話! |
| 作者：twlk 欄目：嵌入式系統(tǒng) |
"...其在設(shè)計布線過程中無法控制每一根線的布置方式,布線的可控性降低,延時特性很難預(yù)測,這樣給其電路實(shí)現(xiàn)的時序控制帶來一定困難..." 這是不是意味著,很難計算出,每一個動作的時間(譬如:加法運(yùn)算)啊? 我的是100M級的高速處理,每個周期要完成四個動作(接受,讀取,相加,存儲),我如何根據(jù)我的速度要求,選取FPGA芯片啊? 請大俠指點(diǎn),謝謝! |
| 2樓： | >>參與討論 |
| 作者： highend 于 2005/11/27 15:47:00 發(fā)布：
picture  這是不是意味著,很難計算出,每一個動作的時間(譬如:加法運(yùn)算)啊? 有工具，很容易分析得到！ 很直觀告訴你哪根線...... |
|
| 3樓： | >>參與討論 |
| 作者： 豬一樣理想 于 2006/1/4 22:38:00 發(fā)布：
盡量降低組合邏輯延時、并且使用同步 100M比較容易。 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |