|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
問題太弱，不好意思！ |
| 作者：maqiang007 欄目：EDA技術(shù) |
我初學(xué)扎練FPGA，現(xiàn)正在調(diào)試ALTERA CYCLONE 的FPGA 有一事不明，請各位指教！ 外接有源時鐘接到全局時鐘腳上，有源時鐘輸出是正弦波形，我認(rèn)為FPGA內(nèi)部使用的CLK都是方波，我不明白是外接有源方波晶振，還是內(nèi)部處理�。� 我把有源時鐘輸出是正弦波形通過內(nèi)部PLL后輸出，還是正弦波形倍頻啊，通過內(nèi)部做了非門輸出也是正弦波形�。�！ 謝謝 |
| 2樓： | >>參與討論 |
| 作者： xjg1111 于 2005/12/27 22:53:00 發(fā)布：
有源時鐘輸出正弦波，..... 應(yīng)該是你示波器的帶寬不夠，如果選用更好的示波器應(yīng)該能看到方波. |
|
| 3樓： | >>參與討論 |
| 作者： 雷風(fēng) 于 2005/12/28 17:28:00 發(fā)布：
通過內(nèi)部做了非門輸出 不可能是正弦波形 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |