|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于usb asynchronous out 的問題 |
| 作者：zhaowen163 欄目：ARM技術(shù) |
各位高手：小弟正在調(diào)試CY7C68013 用ep2輸出(out),用ep6輸入(in)。 外部主(MASTER)是CPLD，控制讀寫信號，ep6可以輸入信號，但是當(dāng)用 ep2輸出時發(fā)現(xiàn)總是出現(xiàn)BULK out failed,讀了文檔覺得很不解。因為 已經(jīng)為slrd提供了讀時鐘，slwr置高電平，sloe置低(低電平有效),slcs 置低,fifoadr 設(shè)置正確，相關(guān)寄存器設(shè)置也沒問題 請問可能是哪里出了問題？謝謝�。。�！郵箱zhaowen_163@126.com |
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |