|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
CPLD設(shè)計(jì)時(shí)，一條VHDL指令不解，請(qǐng)各位看看 |
| 作者：zxchit 欄目：單片機(jī) |
我在用VHDL做一個(gè)CPLD設(shè)計(jì)時(shí)，編譯總是通不過，一條涉及到信號(hào)屬性的指令檢查出錯(cuò)。請(qǐng)各位幫忙看看下面的程序，我不知道有何不妥。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity PULSE is PORT ( A : in std_logic; P : out std_logic); end PULSE; architecture PULSE_arch of PULSE is begin --下面這條指令有問題嗎？ P <= '0' when A'STABLE(10 ns) else '1'; end PULSE_arch; |
| 2樓： | >>參與討論 |
| 作者： nksz 于 2005/10/23 14:48:00 發(fā)布：
這句話可以綜合么？不可以吧。 這句話可以綜合么？不可以吧。 |
|
| 3樓： | >>參與討論 |
| 作者： zxchit 于 2005/10/23 15:09:00 發(fā)布：
To：nksz 就是這條信號(hào)屬性指令，用起來有問題。不知道如何解決。 |
|
|
|
| 免費(fèi)注冊(cè)為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |