|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
在xilinx ISE環(huán)境下，F(xiàn)PGA下載后剩余管腳出現(xiàn)的問題 |
| 作者：yexinfen4g 欄目：EDA技術 |
各位大蝦： 我的系統(tǒng)由DSP和FPGA構成，現(xiàn)在處于用仿真器下載階段，發(fā)現(xiàn)每次必須先下載DSP再去下載FPGA，否則DSP就會死掉。那怕先下載DSP再下載FPGA，每次當DSP去讀外部數(shù)據(jù)的時候也會死掉，后來用示波器測試發(fā)現(xiàn)FPGA下載完以后把和DSP相連的RE、WE、OE全部置為低了。當把FPGA程序關掉以后，DSP就不會死了。有人提醒說要設置PFGA的剩余管腳為三態(tài)。但是他說那是Quartus II里才會出現(xiàn)的問題，在XILINX ISE應該不會出現(xiàn)這個問題。 DSP讀數(shù)據(jù)的程序沒有問題，請問各位大蝦，那是怎么回事？還有在XILINX ise 環(huán)境下，如何設置PFGA的剩余管腳為三態(tài)?請各位指點��！ |
| 2樓： | >>參與討論 |
| 作者： yexinfen4g 于 2005/8/15 22:42:00 發(fā)布：
兄弟們幫幫忙看看啊 兄弟們幫幫忙看看啊，急死我了！ |
|
| 3樓： | >>參與討論 |
| 作者： qjy_dali 于 2005/9/3 23:17:00 發(fā)布：
在編譯選項中設置 如果還是找不到的話，教你個笨方法：把所有沒用到的IO也分配了，在程序中把它們設置成你要的狀態(tài) |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |