|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
各位好，有問(wèn)題請(qǐng)教大家 |
| 作者：劍寒情暖 欄目：EDA技術(shù) |
下面是一段例子程序，為什么DISPLAY那一句編譯不通過(guò)呢？提示錯(cuò)誤是：Unsupported Verilog HDL feature error: SYSTEM task. 是maxplus不支持呢，還是有語(yǔ)法錯(cuò)誤呢？ MODULE blocking(clk,a,b,c); OUTPUT [3:0] b,c; input [3:0] a; input clk; reg [3:0] b,c; always @(posedge clk) begin b = a; c = b; //$DISPLAY("Blocking: a = %d, b = %d, c = %d.",a,b,c); //這一句編譯不通過(guò) end endMODULE |
| 2樓： | >>參與討論 |
| 作者： peacewu 于 2005/8/18 12:44:00 發(fā)布：
是maxplus不支持 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |