|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
用FPGA做頻率計(jì)算該注意那些問題�。�？？ |
| 作者：無業(yè)游名 欄目：EDA技術(shù) |
做出來誤差比較大，不知道那里處理的不好，大哥大姐們指點(diǎn)下 |
| 2樓： | >>參與討論 |
| 作者： 網(wǎng)絡(luò)渣子 于 2005/8/14 18:38:00 發(fā)布：
不可能啊 不可能啊.我們前些日子做了.用的20m晶震.最低能測20hz,最高能到20m,越高頻越誤差小,低頻(我只100hz以下)誤差5%左右. |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |