|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請(qǐng)問(wèn)高手，74HC164跟HT普通I/0口出現(xiàn)的問(wèn)題？ |
| 作者：piter_tan 欄目：單片機(jī) |
各位幫忙看看，為什么每次輸出的值都不對(duì)的？且顯示的也不是我想的字母！我想在LED顯示F字樣！LED為共陽(yáng)！（第一次顯示的為0，重復(fù)第二遍之后顯示為8，再重復(fù)還是顯示為8），是不是堆棧沒(méi)有設(shè)好阿，要是設(shè)堆棧又該怎樣設(shè)的？ －－－CLK為控制74HC164的CLOCK腳，DOUT為數(shù)據(jù)輸出腳，PA6為控制LED顯示腳！ mov a, 0f1h mov display_date, a mov a, 08h mov display_da, a date_loop: clr acc clr c rlc display_date rlc acc sz acc jmp output_1 set clk set dout clr clk clr dout jmp output_2 output_1: set clk ;set dout clr clk clr dout output_2: sdz display_da jmp date_loop ;---------------------------------------------------- clr pa.6 RET |
| 2樓： | >>參與討論 |
| 作者： piter_tan 于 2005/6/17 14:35:00 發(fā)布：
哎，沒(méi)有回答的，那只好自己頂啦 |
|
| 3樓： | >>參與討論 |
| 作者： zxflwq 于 2005/6/17 15:10:00 發(fā)布：
硬件沒(méi)接好 |
|
| 4樓： | >>參與討論 |
| 作者： zysunol 于 2005/6/17 15:49:00 發(fā)布：
注意上升沿觸發(fā)的概念 date_loop: clr acc clr c rlc display_date rlc acc sz acc jmp output_1 set dout set clk clr clk clr dout jmp output_2 在上升沿之前把1確定下來(lái) |
|
| 5樓： | >>參與討論 |
| 作者： piter_tan 于 2005/6/17 16:03:00 發(fā)布：
TO：zysunol 剛開(kāi)始我是寫的跟你所說(shuō)的一樣，也是不行的！后來(lái)才換過(guò)來(lái)的！ 硬件也是沒(méi)有問(wèn)題的，檢查過(guò)幾遍了阿 |
|
| 6樓： | >>參與討論 |
| 作者： zysunol 于 2005/6/17 16:57:00 發(fā)布：
那你就改成下面的試試看，結(jié)果告訴我 ………… date_loop: clr acc clr c rlc display_date rlc acc sz acc jmp output_1 set dout clr clk set clk ;set dout ;clr clk ;clr dout jmp output_2 output_1: clr dout clr clk set clk ;set dout clr clk clr dout ………… |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |