|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
【討論】帶參數(shù)值的模塊引用 可以被DC綜合嗎 |
| 作者：andison 欄目：IC設計 |
例如register_RW #({24'b0101000}) ins_reg ( .din(reg_din[23:0]), .dout(ins_reg_o[23:0]), .write(INS_REG_wr), .clk_3125(clk_3125), .RST(RST) ); 引用模塊register_RW ，其中帶有參數(shù)，引用時用上述方法改變參數(shù)，這樣的方式可以被dc綜合時考慮嗎？ |
| 2樓： | >>參與討論 |
| 作者： aluzi 于 2005/6/1 17:41:00 發(fā)布：
可以 |
|
| 3樓： | >>參與討論 |
| 作者： andison 于 2005/6/1 21:11:00 發(fā)布：
真的可以嗎？如果不可綜合的話，dc在read_verilog的時候會提示嗎 |
|
| 4樓： | >>參與討論 |
| 作者： chadwickbi 于 2005/6/6 21:11:00 發(fā)布：
當然 |
|
| 5樓： | >>參與討論 |
| 作者： andison 于 2005/6/6 21:40:00 發(fā)布：
今天試了一下，出了error！ 代碼（簡單）： MODULE HA(A,B,S,C); parameter AND_DELAY=5,XOR_DELAY=5; input [AND_DELAY:0] A,B; OUTPUT [XOR_DELAY:0] S,C; assign S=A^B; assign C=A&B; endMODULE MODULE TOP3(NewA,NewB,NewS,NewC); input [5:0] NewA,NewB; OUTPUT [5:0] NewS,NewC; HA #(5,5) Ha1(NewA,NewB,NewS,NewC); endMODULE 然后.setup文件按一般的要求設置好，兩個MODULE是不同的.v文件，將兩個文件都讀入，設置current design為TOP3，然后LINK就出現(xiàn)錯誤說Error: 'HA' was not identified as a synthetic library MODULE and could not be successfully elaborated from design library 'WORK'. (LINK-10)。 如果將top3中的＃（5，5）去掉，問題就肯定沒有，如果將HA設置為current design，那也毫無問題。我查了下sold中LINK－10的錯誤，好像也是說和參數(shù)化refrence有關(guān)，并和LINK-library有一定的關(guān)系，我不知道LINK-library還要怎么調(diào)整，我就是按一般的設的，別的設計都ok的。如果這樣真的是沒法綜合的話，那我改起來就慘了，很多都是引用同一個refrence，只是參數(shù)改一下而已。達人指點一二！ |
|
| 6樓： | >>參與討論 |
| 作者： andison 于 2005/6/8 17:32:00 發(fā)布：
試了一下，出現(xiàn)如下error！ 代碼（簡單）： MODULE HA(A,B,S,C); parameter AND_DELAY=5,XOR_DELAY=5; input [AND_DELAY:0] A,B; OUTPUT [XOR_DELAY:0] S,C; assign S=A^B; assign C=A&B; endMODULE MODULE TOP3(NewA,NewB,NewS,NewC); input [5:0] NewA,NewB; OUTPUT [5:0] NewS,NewC; HA #(5,5) Ha1(NewA,NewB,NewS,NewC); endMODULE 然后.setup文件按一般的要求設置好，兩個MODULE是不同的.v文件，將兩個文件都讀入，設置current design為TOP3，然后LINK就出現(xiàn)錯誤說Error: 'HA' was not identified as a synthetic library MODULE and could not be successfully elaborated from design library 'WORK'. (LINK-10)。 如果將top3中的＃（5，5）去掉，問題就肯定沒有，如果將HA設置為current design，那也毫無問題。我查了下sold中LINK－10的錯誤，好像也是說和參數(shù)化refrence有關(guān)，并和LINK-library有一定的關(guān)系，我不知道LINK-library還要怎么調(diào)整，我就是按一般的設的，別的設計都ok的。如果這樣真的是沒法綜合的話，那我改起來就慘了，很多都是引用同一個refrence，只是參數(shù)改一下而已。達人指點一二！ |
|
| 7樓： | >>參與討論 |
| 作者： hysin 于 2005/6/9 10:38:00 發(fā)布：
是這樣的 不要用read讀入, 用analyze, elaborate就可以解決問題. |
|
| 8樓： | >>參與討論 |
| 作者： andison 于 2005/6/9 11:52:00 發(fā)布：
你是說用DA嗎？DA不是也要讀入設計的嗎？ |
|
| 9樓： | >>參與討論 |
| 作者： andison 于 2005/6/10 19:15:00 發(fā)布：
謝謝hysin！這樣真的沒什么問題了，但是什么原因呢？ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |