|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
求助關(guān)于串行通信中的同步與失步問題。 |
| 作者：zamin 欄目：通信技術(shù) |
我現(xiàn)在在做一個(gè)光線通信的簡單設(shè)備，傳輸速率為256KHz的CMI碼。但現(xiàn)在有個(gè)問題，就是接受端經(jīng)常會(huì)失步，大概兩三秒鐘就發(fā)生一次失步。 大家都知道，通信里面比較關(guān)鍵是時(shí)鐘提取或者說數(shù)據(jù)同步。我這里時(shí)鐘提取使用的是VHDL寫得數(shù)字鎖相環(huán)（16倍速的晶振），仿真的時(shí)候沒有任何問題。但是結(jié)果總是有失步發(fā)生。 我在想，是不是通信里面失步是允許的，就是說事實(shí)上做不到100%的同步？ 另外會(huì)不會(huì)是因?yàn)榫д癫环�(wěn)造成的？我使用的是4.096MHZ的有源鐘振，若發(fā)送端的時(shí)鐘和接受端的解碼器以及時(shí)鐘提取不完全匹配，會(huì)不會(huì)是造成失步的原因呢？ 謝謝！ |
| 2樓： | >>參與討論 |
| 作者： highend 于 2005/3/15 8:23:00 發(fā)布：
很多通訊協(xié)議都有這方面的！ 從USB到LIN 看任何一個(gè)，都能解決問題！ |
|
| 3樓： | >>參與討論 |
| 作者： song9644 于 2005/3/15 17:13:00 發(fā)布：
z85c30 我用z85c30做同步接收,同步是嚴(yán)格的\且是必需的. |
|
| 4樓： | >>參與討論 |
| 作者： zamin 于 2005/3/16 8:37:00 發(fā)布：
謝謝！有沒有什么方法可以使失布率降低？ 我在懷疑ADPLL是不是能很好地鎖住數(shù)據(jù)。 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |