|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
那個(gè)朋友用過xilinx的EDK6.3工具，請教一個(gè)問題 |
| 作者：xiaowenwen 欄目：技術(shù)交流 |
EDK6.3中有個(gè)參考設(shè)計(jì)edk_tutorial_ppc，用的是PPC_ML310開發(fā)板。我照著參考設(shè)計(jì)做，為什么在generate netlist或update bitstream的時(shí)候出現(xiàn)如下錯(cuò)誤： ERROR:NgdBuild:604 - logical block 'ddr_sdram_32mx64/ddr_sdram_32mx64/DDR_CTRL_I/RDDATA_PATH_I/ddr_sdram_32mx64_ wrapper_V2_ASYNCH_FIFO_I0' with type 'ddr_sdram_32mx64_wrapper_async_fifo_v4_0' could not be resolved. A pin NAME misspelling can cause this, a missing edif or ngc file, or the misspelling of a type NAME. Symbol 'ddr_sdram_32mx64_wrapper_async_fifo_v4_0' is not supported in target 'virtex2p'. 是不是要修改一下plb_ddr.ucf這個(gè)用戶約束文件，該怎么修改？我找過XILINX網(wǎng)站上的一些幫助文檔，問題仍然沒有解決，好心的朋友，請幫幫我。 |
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |