|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
xc9572引腳定義的資源利用問(wèn)題請(qǐng)教 |
| 作者：dengmj 欄目：EDA技術(shù) |
CPLD的IO管腳可否任意設(shè)置，是否和內(nèi)部FUNCTIONBLOCK分布有關(guān)，從而影響資源利用。 |
| 2樓： | >>參與討論 |
| 作者： picklas 于 2005/2/3 22:18:00 發(fā)布：
re 理論上講，IO管教是何以隨意設(shè)置的，但是你的邏輯實(shí)際上和你的管腳分配有重大的關(guān)系，如果邏輯復(fù)雜，資源消耗大，你就會(huì)發(fā)現(xiàn)在一些CPLD設(shè)計(jì)中會(huì)布不通(FPGA也存在這個(gè)問(wèn)題），他會(huì)建議你換片子，實(shí)際上有時(shí)候你更改一下管腳分布就可以通過(guò)的，還有一個(gè)辦法就是加面積約束。 |
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |