|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請教有沒有哪個完整性分析軟件可以完成如下信號的分析(有圖) |
| 作者：windirl 欄目：PCB技術(shù) |
如圖是18路250M lvds信號,上升時間約為420ps.想要進行信號的反射及差分對信號間串擾的分析. 不知道現(xiàn)在的完整性分析工具如Mentor ICX，HyperLynx能不能分析出圖中的一些轉(zhuǎn)折點以及差分對信號之間的串擾對信號完整性的影響？ 另外如果完全沒有圖中芯片的ibis模型，自己可以根據(jù)管腳特性（如輸入輸出阻抗，信號幅度及上升時間）來建模分析嗎？ 請高手推薦一款完整性分析工具 謝謝各位了！ * - 本貼最后修改時間：2005-1-19 10:26:26 修改者：windirl
|
| 2樓： | >>參與討論 |
| 作者： 電子小蟲 于 2005/1/19 10:35:00 發(fā)布：
也關(guān)注一下這個話題 個人的理解目前的SI仿真結(jié)果很大程度上是根據(jù)IBIS MODEL和傳輸線理論來仿真的，對過孔和轉(zhuǎn)折點以及分叉點帶來的影響大多語焉不詳，這恰恰是我們現(xiàn)在比較感興趣的。 同時串擾得仿真大多數(shù)是相鄰的2根線之間，對于整個電路板實時允許下的疊加影響好像也不是有很多軟件做得很好。 當然以上也只是個人淺見，幾年沒碰這個，現(xiàn)在也不知道主流技術(shù)發(fā)展到什么狀態(tài)了，期待這方面的大蝦們多發(fā)表經(jīng)驗和看法阿 |
|
| 3樓： | >>參與討論 |
| 作者： schpcb 于 2005/1/19 12:41:00 發(fā)布：
cadence在這方面做的不錯，有時間我發(fā)篇上來和大家交流 |
|
| 4樓： | >>參與討論 |
| 作者： windirl 于 2005/1/19 13:48:00 發(fā)布：
cadence的完整性分析軟件是什么啊,請問 好象一般都是用hyperlynx的多 如果注意看這個圖可能已經(jīng)發(fā)現(xiàn)了,這是用protel dxp畫的 好象protel還不支持hyperlynx 最初是想用powerpcb來畫,在用hyperlynx進行完整性分析 但正象電子蟲所說，我也覺得現(xiàn)在的分析軟件都是基于ibis模型和傳輸線理論來仿真的．考慮到到很多芯片并不提供ibis模型，另一方powerpcb和hyperlynx也都沒有用過，所以就用最熟悉的protel來畫了 期待完整性分析方面的大俠多多發(fā)表看法 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |