|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產業(yè) | CAN-bus/DeviceNe |
大家來看看這個信號--高速數字電路信號完整性 |
| 作者：lm385 欄目：電路欣賞 |
在高速數字信號中，下圖的信號完整性較差，如果這個信號分別是時鐘、控制、地址、數據信號，那么，這個信號是否可以接受或必須處理。
|
| 2樓： | >>參與討論 |
| 作者： lai832 于 2005/1/15 0:25:00 發(fā)布：
是指是你提到信號中之一吧？ 還得看你的電路是接受什么的了（也就是用的是邊沿？高電平？頂部？等等，都要詳細分析 |
|
| 3樓： | >>參與討論 |
| 作者： gjhdiy 于 2005/1/17 20:27:00 發(fā)布：
介紹詳細點~~ 正想了解下信號完成性分析方面的知識，關注中~~~ |
|
| 4樓： | >>參與討論 |
| 作者： wkf118 于 2005/1/18 17:08:00 發(fā)布：
很好 |
|
| 5樓： | >>參與討論 |
| 作者： lm385 于 2005/1/18 18:38:00 發(fā)布：
這還用說嗎 仔細閱讀原文。 |
|
|
|
| 免費注冊為維庫電子開發(fā)網會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |