音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

登錄 免費(fèi)注冊(cè) 首頁 | 行業(yè)黑名單 | 幫助
維庫(kù)電子市場(chǎng)網(wǎng)
技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng)
驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

請(qǐng)教這個(gè)警告是什么意思,是怎么引起的?

作者:bluefancy 欄目:EDA技術(shù)
請(qǐng)教這個(gè)警告是什么意思,是怎么引起的?
源程序:
library        ieee;
use            ieee.std_LOGIC_1164.all;
use            ieee.std_LOGIC_arith.all;
use            ieee.std_LOGIC_unsigned.all;
--*********************************************
entity    Counter106    is
    PORT(
            PPS_Rst:    in    std_LOGIC;
            KEEP:        in    std_LOGIC;
            CP:            in    std_LOGIC;
            LatchValue: out std_LOGIC_vector(19 downto 0);
            EndValue:    out std_LOGIC_vector(19 downto 0)
--            LatchFlag:    out    std_LOGIC
        );        
end     Counter106;
--*********************************************
architecture    a     of Counter106 is
    signal    QQ:            std_LOGIC_vector(19 downto 0);
begin
    P1:PROCESS(PPS_Rst,CP,QQ)
    begin
        if CP'event and CP='1' then
            if PPS_Rst='1' then
                EndValue<=QQ;
                QQ<="00000000000000000000";
            else
                QQ<=QQ+1;
            end if;
        end if;
    end    PROCESS P1;
    
    P2:PROCESS(KEEP,PPS_Rst,QQ)
    begin    
        if KEEP'event and KEEP<='1' then
            if PPS_Rst='1' then
                LatchValue<="00000000000000000000";
            else
                LatchValue<=QQ;
            end if;
        end if;
    end PROCESS P2;
end     a;
///////////////////////////////////////////////////////

Warning: Design contains 1 input pin(s) that do not drive LOGIC
    Warning: No OUTPUT dependent on input pin "KEEP"

2樓: >>參與討論
xjg1111
re
不懂VHDL,
但警告的意思是你的KEEP腳不能“驅(qū)動(dòng)”(也不知道翻譯成什么好)后級(jí)的邏輯,相當(dāng)于這個(gè)腳沒接,仔細(xì)看看你的代碼,應(yīng)該能找到原因。

3樓: >>參與討論
szbaiyong
我也不懂VHDL
 
4樓: >>參與討論
小強(qiáng)_高
輸入引腳KEEP沒有使用
 
5樓: >>參與討論
huangfujun
RE:
輸入引腳KEEP沒有使用。

6樓: >>參與討論
picklas
re
樓上說的不錯(cuò),就是你的KEEP信號(hào)沒有使用,被綜合器給優(yōu)化了:〉
    if KEEP'event and KEEP<='1' then
根本就沒用,是不是應(yīng)該
    if KEEP'event and KEEP='1' then
    ??


7樓: >>參與討論
bluefancy
我明白了,謝謝斑竹和各位了,是我自己粗心犯的錯(cuò)誤!
 
參與討論
昵稱:
討論內(nèi)容:
 
 
相關(guān)帖子
請(qǐng)教一個(gè)限幅電路的問題
請(qǐng)問jlgdlw9622,你的下載電路TCK是上拉還是下拉?
問個(gè)配置的問題?
這一段Verilog程序不明白?
ORCAD如何做長(zhǎng)槽形通孔的焊盆
免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員,參與電子工程師社區(qū)討論,點(diǎn)此進(jìn)入


Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào)