音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

ICS93735F-T Datasheet

  • ICS93735F-T

  • DDR Phase Lock Loop Zero Delay Clock Buffer

  • 7頁

  • ICS

掃碼查看芯片數(shù)據(jù)手冊

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

Integrated
Circuit
Systems, Inc.
ICS93735
DDR Phase Lock Loop Zero Delay Clock Buffer
Recommended Application:
DDR Zero Delay Clock Buffer
Product Description/Features:
鈥?Low skew, low jitter PLL clock driver
鈥?Max frequency supported = 266MHz (DDR 533)
鈥?I
2
C for functional and output control
鈥?Feedback pins for input to output synchronization
鈥?Spread Spectrum tolerant inputs
鈥?3.3V tolerant CLK_INT input
Switching Characteristics:
鈥?CYCLE - CYCLE jitter (66MHz): <120ps
鈥?CYCLE - CYCLE jitter (>100MHz): <65ps
鈥?CYCLE - CYCLE jitter (>200MHz): <75ps
鈥?OUTPUT - OUTPUT skew: <100ps
鈥?Output Rise and Fall Time: 500ps - 700ps
鈥?DUTY CYCLE: 49.5% - 50.5%
Pin Configuration
Functionality
OUTPUTS
AVDD
CLK_INT
CLKT
CLKC
FB_OUTT
2.5V (nom)
L
L
H
L
2.5V (nom)
H
H
L
H
2.5V (nom)
< offset freq* offset freq* offset freq* offset freq*
GND
L
L
H
L
GND
H
H
L
H
* The offset frequency is ~ 20 MHz, varying somewhat from part to part.
INPUTS
PLL State
on
on
off
Bypassed/off
Bypassed/off
48-Pin SSOP
Block Diagram
FB_OUTT
CLKT0
CLKC0
CLKT1
CLKC1
SCLK
SDATA
Control
Logic
CLKT2
CLKC2
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
FB_INT
CLK_INT
PLL
CLKT6
CLKC6
CLKT7
CLKC7
CLKT8
CLKC8
CLKT9
CLKC9
0579E鈥?8/06/03

ICS93735F-T相關(guān)型號PDF文件下載

您可能感興趣的PDF文件資料

熱門IC型號推薦

掃碼下載APP,
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù):
賣家服務(wù):
技術(shù)客服:

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號,
第一時(shí)間獲取資訊。

建議反饋
返回頂部

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見,您的參與是維庫提升服務(wù)的動(dòng)力!意見一經(jīng)采納,將有感恩紅包奉上哦!